集成電路異或門(mén)設(shè)計(jì)

1、巢湖學(xué)院集成電路CAD課程設(shè)計(jì)報(bào)告設(shè)計(jì)題目： 異或門(mén) 專(zhuān)業(yè)班級(jí)： 10微電子學(xué) 學(xué) 號(hào)： 姓 名： 指導(dǎo)教師： 陳老師 2013年6月20日目 錄一、電路邏輯功能31.1、真值表與表達(dá)式31.2、線路圖31.3、符號(hào)圖41.4、輸出的T-Spice文件及各項(xiàng)參數(shù)41.5、Spice圖形仿真5二、有關(guān)版圖的設(shè)計(jì)52.1、總體版圖52.2、DRC驗(yàn)證62.3、版圖輸出的T-Spice文件及各項(xiàng)參數(shù)62.4、Spice圖形仿真6三、異或門(mén)版圖的LVS驗(yàn)證7四、異或門(mén)版圖設(shè)計(jì)問(wèn)題討論8五、結(jié)論8一、電路邏輯功能1.1、真值表與表達(dá)式真值表ABY000011101110邏輯表達(dá)式 1.2、線路圖1.3、

2、符號(hào)圖1.4、輸出的T-Spice文件及各項(xiàng)參數(shù)1.5、Spice圖形仿真從上圖輸出的Spice仿真可以看出，此原理圖與異或門(mén)的基本功能一致，即相同為零，異同為一，符合設(shè)計(jì)要求。二、有關(guān)版圖的設(shè)計(jì) 2.1、總體版圖（重要步驟為：復(fù)制組件、引用組件、編輯引用組件成XOR2版圖、）2.2、DRC驗(yàn)證2.3、版圖輸出的T-Spice文件及各項(xiàng)參數(shù)2.4、Spice圖形仿真（見(jiàn)下頁(yè)）從上圖輸出的Spice仿真可以看出，此原理圖與異或門(mén)的基本功能一致，即相同為零，異同為一，符合設(shè)計(jì)要求。三、異或門(mén)版圖的LVS驗(yàn)證四、異或門(mén)版圖設(shè)計(jì)問(wèn)題討論 在已知電路原理圖設(shè)計(jì)其版圖時(shí)，必須根據(jù)所用的工藝設(shè)計(jì)規(guī)則，時(shí)刻注

3、意版圖同一層上及不同層間的圖形大小及相對(duì)位置關(guān)系。為此，需要借助版圖設(shè)計(jì)工具在線設(shè)計(jì)規(guī)則檢查（DRC）功能來(lái)及時(shí)發(fā)現(xiàn)存在的問(wèn)題。五、結(jié)論選取了2輸入異或門(mén)電路的同時(shí)，我先將其線路圖和版圖畫(huà)了一遍有助于在電腦上的操作。在實(shí)現(xiàn)了線路圖后從而進(jìn)行了版圖的設(shè)計(jì)。版圖的設(shè)計(jì)相對(duì)于線路圖來(lái)說(shuō)復(fù)雜一點(diǎn)，但熟能生巧，理解才是硬道理。在畫(huà)版圖的時(shí)候還是出現(xiàn)了很多操作上的不規(guī)范和細(xì)節(jié)的處理不當(dāng)，導(dǎo)致實(shí)驗(yàn)一開(kāi)始并不順利，不過(guò)在同學(xué)的指導(dǎo)糾錯(cuò)下還是順利將版圖完成并驗(yàn)證無(wú)錯(cuò)誤。實(shí)驗(yàn)不僅鍛煉了我們的動(dòng)手能力也讓我們對(duì)版圖設(shè)計(jì)有了初步的認(rèn)識(shí)?？偟膩?lái)說(shuō)，實(shí)驗(yàn)還是挺順利的。不管結(jié)果如何，在設(shè)計(jì)實(shí)驗(yàn)的過(guò)程中至少能學(xué)到很多東西，雖然這次實(shí)驗(yàn)