數(shù)字均衡幅頻功率放大器

1、數(shù)字均衡幅頻功率放大器摘要：本設(shè)計(jì)實(shí)現(xiàn)了一個(gè)能對(duì)音頻信號(hào)幅頻均衡并且進(jìn)行功率放大后高效率輸出的系統(tǒng)。系統(tǒng)以FPGA為核心，設(shè)計(jì)FIR濾波器實(shí)現(xiàn)數(shù)字均衡。均衡后電壓幅度最大波動(dòng)在±0.9dB以內(nèi)。均衡器輸出信號(hào)經(jīng)MOS管制作的D類功放進(jìn)行功率放大。經(jīng)測(cè)試，D類功放效率為，輸出功率大于等于10W時(shí)波形無明顯失真。關(guān)鍵詞：均衡器 FIR濾波器 FPGA D類功放Abstract：This design implements a system which can equalize the input audio signal and output it efficiently. In thi

2、s system, FPGA is used as the core processor. and FIR filters are used to realize amplitude-frequency equalization, the voltage fluctuation range after equalization is in 0.5dB or less. The output signals pass the Class D amplifier made by discrete MOS transistors for power amplification, the test s

3、hows the efficiency of the amplifier is up to 75% and the waveform has no signifi-cant distortion when the output power is 10W.KeyWords：equalizer FIR filter FPGA D-Class power amplifier一、 方案論證與比較1. 數(shù)字幅頻均衡方案比較與選擇數(shù)字幅頻均衡器即是在給定的技術(shù)指標(biāo)下，設(shè)計(jì)離散時(shí)間線性系統(tǒng)的系統(tǒng)函數(shù)，并使得該系統(tǒng)的頻率響應(yīng)落在預(yù)先給定的容限之內(nèi)。方案一：IIR數(shù)字濾波器該方法可基于相應(yīng)模擬濾波器的完整的設(shè)計(jì)

4、公式，且在實(shí)現(xiàn)中具有最小個(gè)數(shù)的常數(shù)乘法器和最少個(gè)數(shù)的延遲單元，是一種很好的節(jié)省資源的選擇。但由于IIR濾波器具有極點(diǎn)，容易產(chǎn)生振蕩。且IIR 系統(tǒng)具有非線性相位，會(huì)引起相位失真。方案二：FIR數(shù)字濾波器FIR濾波器的設(shè)計(jì)方法以直接逼近所需離散時(shí)間系統(tǒng)的頻率響應(yīng)為基礎(chǔ)，它幾乎完全限于離散時(shí)間濾波器的實(shí)現(xiàn)問題。并且FIR濾波器的設(shè)計(jì)問題比IIR濾波器的設(shè)計(jì)問題有更多的可控之處，所設(shè)計(jì)出來的系統(tǒng)也具有線性相位，不存在相位失真。FIR濾波器的設(shè)計(jì)方法有多種，頻域采樣的設(shè)計(jì)方法可對(duì)局部頻譜進(jìn)行整形，適合幅頻均衡的應(yīng)用。綜合上述考慮，選用方案二。2. 數(shù)字信號(hào)處理器比較與選擇方案一：使用DSP作處理器 D

5、SP處理器內(nèi)部資源主要是乘法器和加法器，并采用流水作業(yè)，從而大大提高了運(yùn)算速度。DSP主要用作算法處理，適合用來做卷積、傅里葉變換、濾波等算法。但是DSP價(jià)格昂貴，且難以實(shí)現(xiàn)多線程處理，加上我們對(duì)DSP開發(fā)平臺(tái)的了解有限，故本次不采用這種方案。方案二：使用FPGA作處理器FPGA具有結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)，可以內(nèi)部實(shí)現(xiàn)加法器、乘法器、FIFO等數(shù)字電路，同時(shí)它提供了很多具有DSP功能的IP核，可以方便地實(shí)現(xiàn)FFT、FIR濾波器等功能，調(diào)試簡(jiǎn)單。所以綜合上述考慮，我們選用方案二。3.功率放大方案比較與選擇方案一：A類或B類功放A類功率放大器可以實(shí)現(xiàn)高保真的音頻信號(hào)輸出，

6、但是A類功放的靜態(tài)功耗很大，一般情況下效率在10%20%左右，不滿足題目要求。而B類功放的效率在50%78%左右，實(shí)際制作中，我們也很難做到60%以上的效率，所以不采用這種方案。方案二：AB類功放AB類功率放大器相對(duì)A，B類在效率上有所提高，避免了A類的直流偏置的損耗和B類的交越失真，其理論值效率值為78.5%,但是在實(shí)際制作中功率控制在60%以上比較困難，所以未下用此方案。方案三：D類功放D類功放的原理圖如圖一所示，首先音頻信號(hào)被調(diào)制到脈沖波形中，功率放大后只需通過一個(gè)低通濾波器就可以將音頻信號(hào)恢復(fù)出來。由于D類功放在無信號(hào)輸入時(shí)放大器處于截止?fàn)顟B(tài)，工作時(shí)，靠柵極輸入大信號(hào)讓晶體管進(jìn)入飽和狀

7、態(tài)，將電源與負(fù)載直接導(dǎo)通，這樣就不會(huì)有靜態(tài)損耗。雖然晶體管總會(huì)有很小的導(dǎo)通電阻消耗部分電能，但一般MOS管導(dǎo)通電阻在m級(jí)，此時(shí)可以保證很高的效率。綜合上述考慮和各個(gè)方案的特點(diǎn)，我們選用方案三。 圖一、D類功率放大器原理圖 4.總體方案設(shè)計(jì)根據(jù)以上分析，系統(tǒng)的整體框圖如圖二所示。輸入信號(hào)首先通過前置放大電路放大到一定幅度，經(jīng)過帶阻網(wǎng)絡(luò)后，信號(hào)的幅頻特性發(fā)生變化。由于我們選用的ADS8505輸入信號(hào)范圍達(dá)-10V+10V，故帶阻網(wǎng)絡(luò)輸出信號(hào)經(jīng)過抗混疊濾波后直接輸入AD進(jìn)行采樣，將采樣結(jié)果送入FPGA做幅頻均衡。最后通過DA輸出并濾波，經(jīng)過D類功放后即可得到大功率信號(hào)。圖二、系統(tǒng)整體框圖二、 理論分

8、析與參數(shù)計(jì)算1. 前置放大電路的參數(shù)計(jì)算根據(jù)題目要求，輸入信號(hào)電壓放大倍數(shù)不小于400倍，單級(jí)運(yùn)放的放大倍數(shù)難以做到這么高，所以采用兩級(jí)運(yùn)放的形式來做前級(jí)放大，本設(shè)計(jì)中每級(jí)放大的倍數(shù)定為40倍，總增益1600倍，在輸出端接負(fù)載時(shí)約為800倍。運(yùn)放輸出端接600電阻。兩級(jí)電路均采用反向放大的形式，見附錄圖（1）。2. 數(shù)字幅頻均衡模塊設(shè)計(jì)數(shù)字幅頻均衡模塊的框圖如圖三所示，因?yàn)楸鞠到y(tǒng)是線性和時(shí)不變的，設(shè)帶阻網(wǎng)絡(luò)的系統(tǒng)函數(shù)為，F(xiàn)IR濾波器的系統(tǒng)函數(shù)為，如果要實(shí)現(xiàn)對(duì)帶阻網(wǎng)絡(luò)的完全補(bǔ)償，那么FIR濾波器應(yīng)與帶阻網(wǎng)絡(luò)互為逆系統(tǒng)，即.帶阻網(wǎng)絡(luò)的系統(tǒng)函數(shù)可以通過點(diǎn)頻法測(cè)得，然后使用MATLAB求出加矩形窗后F

9、IR濾波器應(yīng)該具有的單位脈沖響應(yīng)。圖三、數(shù)字幅頻均衡原理圖對(duì)于FIR濾波，其系統(tǒng)函數(shù)僅有零點(diǎn)（除z=0外），所以反映該系統(tǒng)的差分方程可以表示為：，該式可以認(rèn)為是與單位脈沖響應(yīng)的直接卷積，所以該系統(tǒng)函數(shù)可以利用如圖四所示的結(jié)構(gòu)來實(shí)現(xiàn)。因?yàn)镕IR系統(tǒng)具有線性相位，所以由其幅頻響應(yīng)就可以求得其系統(tǒng)函數(shù)。這里采用類FIR線性相位系統(tǒng)，其單位脈沖響應(yīng)具有如下性質(zhì)：，頻率響應(yīng)為：。反之，F(xiàn)IR濾波器的單位脈沖響應(yīng)又可以利用如下公式得到（MATLAB程序）： %FIR具有線性相位 （1） %得到頻響函數(shù) （2） %求得單位脈沖響應(yīng) （3） 圖四、FIR濾波器系統(tǒng)結(jié)構(gòu)示意圖由于本系統(tǒng)主要處理20KHz以內(nèi)的信

10、號(hào)，為了盡可能地增加處理數(shù)據(jù)的點(diǎn)數(shù)，提高FIR濾波器的階數(shù)，根據(jù)耐奎斯特采樣定律（留取部分裕量），我們選取100KHz作為系統(tǒng)的采樣時(shí)鐘。由于所選用的FPGA（EP2C8Q208）內(nèi)部資源有限，故我們?cè)O(shè)計(jì)了1024階的FIR濾波器。3.A/D采樣電路的設(shè)計(jì) 根據(jù)題目的指標(biāo)及系統(tǒng)頻率的要求，我們需要一款采樣率超過40KHz的采樣芯片。ADS8505是一款16bits、最高采樣頻率250KHz的性能優(yōu)良的AD采樣器件，由于以前使用過該芯片，為了更快的完成題目，所以選用ADS8505作為采樣芯片。4.D/A輸出電路設(shè)計(jì)根據(jù)題目的指標(biāo)及系統(tǒng)頻率的要求，我們需要一款頻率超過40KHz的數(shù)模輸出芯片。DA

11、C904是一款14bits、最高采樣頻率165MHz的的DA器件，由于以前使用過該芯片，所以仍選用DAC904作為數(shù)模輸出芯片5.功率放大電路設(shè)計(jì)D類功放第一部分為調(diào)制器，輸入信號(hào)接比較器的正輸入端，與三角波相比較。當(dāng)正端上的電位高于負(fù)端三角波電位時(shí)，比較器輸出為高電平，反之則輸出低電平。這樣，比較器輸出的波形就是一個(gè)脈沖寬度被音頻信號(hào)幅度調(diào)制后的波形，稱為SPWM波。音頻信息被調(diào)制到脈沖波形中，如圖六所示。本系統(tǒng)中選用200KHz作為調(diào)制信號(hào)，具體電路圖見附錄圖（5）所示。電路輸出端接兩級(jí)LC濾波器。三、 單元電路設(shè)計(jì)及軟件整體框圖1. 抗混疊濾波器電路由于本系統(tǒng)主要處理20KHz以內(nèi)的信號(hào)

12、，為避免頻域混疊，在前端使用開關(guān)電容濾波器MAX294設(shè)計(jì)一個(gè)八階橢圓濾波器，其截至頻率為25KHz，具體電路圖如附錄圖（4）所示。DA輸出后的重構(gòu)濾波器濾波，原理和電路圖同抗混疊濾波器，不再贅述。2. D類功放調(diào)制三角波產(chǎn)生電路三角波發(fā)生器電路第一級(jí)為施密特觸發(fā)器電路，第二級(jí)為積分電路，通過不斷地充放電，使得比較器輸出電壓在高低之間轉(zhuǎn)換，而積分電路則將方波積分，輸出三角波。通過推導(dǎo)可以得出三角波電壓的峰峰值為（=5V），頻率為，本系統(tǒng)中取。3. D類功放后級(jí)輸出電路D類功放后級(jí)輸出電路如附錄圖（5）所示。這是一個(gè)脈沖控制的大電流開關(guān)放大器，正半周期比較器輸出高電平，MOSFET晶體管Q1導(dǎo)通

13、，且Q2截止，負(fù)半周期比較器輸出高電平Q2導(dǎo)通，且Q1截止，這樣它就把比較器輸出的PWM信號(hào)變成高電壓、大電流的大功率PWM信號(hào)，最后只需要通過一個(gè)二階低通濾波器就可以把聲音信息還原出來。4. 軟件整體框圖圖五、軟件整體框圖四、 測(cè)試方案與測(cè)試結(jié)果1. 測(cè)試儀器： YB1732A3A 直流穩(wěn)壓電源 SPF40型 數(shù)字合成函數(shù)發(fā)生器 TDS1002B 數(shù)字示波器 DT9203 數(shù)字萬用表2. 測(cè)試方法及測(cè)試數(shù)據(jù)：A 前置放大器測(cè)試：輸入電壓有效值為Vi=5mV,在整個(gè)系統(tǒng)連通的情況下測(cè)試前置放大器的增益，并在輸出端接600負(fù)載時(shí)測(cè)試放大器的輸出電阻=600,放大器的1dB上下限頻率為=5Hz,

14、=65KHz。頻率（Hz）2010050010001000020000輸出開路輸出電壓Vrms（V）4.034.034.034.054.064.05放大倍數(shù)806806806810812810B 帶阻網(wǎng)絡(luò)測(cè)試：在整個(gè)系統(tǒng)連通的情況下，保持輸入電壓有效值為Vi=5mV, 改變輸入信號(hào)的頻率，測(cè)量各頻點(diǎn)的輸出電壓值,計(jì)算相對(duì)衰減量。頻率（Hz）2010048310001000020000輸出電壓（V）8.563.61.962.446.38.4相對(duì)衰減量（dB）2.66-4.86-10.14-8.230002.50C 幅頻均衡電路測(cè)試: 在整個(gè)系統(tǒng)連通的情況下，保持輸入電壓有效值為Vi=5mV, 改

15、變輸入信號(hào)的頻率，測(cè)量數(shù)字均衡網(wǎng)絡(luò)輸出端的電壓值，計(jì)算相對(duì)衰減量。頻率（Hz）2010050025001000020000輸出電壓（V）2.121.921.921.901.901.80相對(duì)衰減量（dB）0.90.080.080.000.00-0.56D 功率放大器測(cè)試：在整個(gè)系統(tǒng)連通的情況下，保持輸入電壓有效值為Vi=5mV, 改變輸入信號(hào)的頻率，測(cè)試電源電壓、電流，計(jì)算出功率和效率。頻率（Hz）20100500250010001000020000輸出功率（W）12.112.312.310.6101011.4電源功率（W）14.714.414.212.214.312.512.9電源效率（%）8

16、2.385.186.786.970.080.088.3波形有無明顯失真無無無無無無無3. 數(shù)據(jù)分析與結(jié)論：我們所達(dá)到的指標(biāo)和功能如下表所示：項(xiàng)目題目要求的指標(biāo)/功能實(shí)現(xiàn)的指標(biāo)/功能前置放大器放大倍數(shù)4001600帶阻網(wǎng)絡(luò)衰減量10dB10.14dB均衡后電壓幅度波動(dòng) ±1.5dB±0.9dB功放效率60% 70%功放-3dB通頻帶20Hz20kHz。50Hz16kHz。輸出功率10W12W另外在測(cè)試過程中發(fā)現(xiàn)顯示出的被測(cè)信號(hào)在頻率高時(shí)波形會(huì)出現(xiàn)失真，本來可以通過負(fù)反饋和補(bǔ)償來達(dá)到預(yù)期的效果。但由于時(shí)間有限，我們已經(jīng)盡了最大的努力。且對(duì)于D類功放，效率70%還有很大的提升空間，可以通過選擇一些低導(dǎo)通電阻的場(chǎng)效應(yīng)管來實(shí)現(xiàn)，由于手上沒有這種場(chǎng)管，只能做到這樣的效果，深感遺憾?？傊?，本系統(tǒng)還有很多地方可以修正和更加完善，比