第5章微型計算機原理與應用

1、第五章第五章 存儲器系統(tǒng)存儲器系統(tǒng)主要內容主要內容u存儲器的類型存儲器的類型 隨機存儲器隨機存儲器RAM；只讀存儲器；只讀存儲器ROMu存儲器的設計、地址分配存儲器的設計、地址分配u外設的地址分配外設的地址分配第五章第五章 存儲器系統(tǒng)存儲器系統(tǒng)重點內容重點內容u存儲器的類型存儲器的類型u存儲系統(tǒng)的設計存儲系統(tǒng)的設計 存儲器是計算機系統(tǒng)的記憶設備。存儲器由一些能夠表示二存儲器是計算機系統(tǒng)的記憶設備。存儲器由一些能夠表示二進制進制“0”“0”和和“1”“1”的狀態(tài)的物理器件組成，這些具有記憶功能的的狀態(tài)的物理器件組成，這些具有記憶功能的物理器件構成了一個個存儲元，物理器件構成了一個個存儲元，每個存

2、儲元可以保存一位二進制每個存儲元可以保存一位二進制信息。信息。8 8個存儲元構成一個存儲單元個存儲元構成一個存儲單元，可存放，可存放8 8位二進制信息即一位二進制信息即一個字節(jié)（個字節(jié)（ByteByte）。）。許多存儲單元組織在一起就構成了存儲器。許多存儲單元組織在一起就構成了存儲器。 存儲器中存儲單元的總數(shù)稱為存儲器的容量。存儲器中存儲單元的總數(shù)稱為存儲器的容量。 存儲器由兩種基本操作存儲器由兩種基本操作讀操作和寫操作。讀操作和寫操作。5.1 5.1 概述概述非破壞性非破壞性破壞性破壞性存儲器是用來存儲信息的部件；存儲器是用來存儲信息的部件；存儲器的三級結構：存儲器的三級結構：主主存存快存快

3、存 外外存存CPU 計算機的存儲器根據(jù)其設在主機內還是設在主機外分為內部計算機的存儲器根據(jù)其設在主機內還是設在主機外分為內部存儲器和外部存儲器。存儲器和外部存儲器。 存儲器使用的存儲介質有半導體器件、磁性材料、光盤等。存儲器使用的存儲介質有半導體器件、磁性材料、光盤等。 半導體存儲器按照工作方式的不同分為：半導體存儲器按照工作方式的不同分為： 隨機存儲器（隨機存儲器（RAMRAM） 只讀存儲器（只讀存儲器（ROMROM）5.1 5.1 概述概述 雙極型雙極型 RAM 靜態(tài)靜態(tài) 動態(tài)動態(tài) 掩膜掩膜 ROM ROM 可編程可編程 PROM 可擦寫可擦寫 EPROM MOS半導體半導體存儲器存儲器5

4、.1 5.1 概述概述 半導體存儲器按照工作方式的不同分為：半導體存儲器按照工作方式的不同分為： 隨機存儲器（隨機存儲器（RAM）；）； 只讀存儲器（只讀存儲器（ROM）存取時間短，存取時間短，集成度低，功集成度低，功耗大，價格高耗大，價格高雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器功耗低，價格功耗低，價格較便宜較便宜電容存儲信息，電容存儲信息，集成度高，功集成度高，功耗低，價格較耗低，價格較便宜便宜可進行一次可進行一次編程編程紫外線照射紫外線照射擦除擦除5.1.2 5.1.2 存儲器的分類存儲器的分類 隨機存儲器隨機存儲器RAM：雙極型半導體：雙極型半導體RAM； MOS型型RAM（SRAM、DRAM）。）。

5、只讀存儲器只讀存儲器ROM：掩膜只讀存儲器（：掩膜只讀存儲器（ROM）；）； 可編程可編程ROM（PROM） 可擦除可編程可擦除可編程ROM（EPROM、EEPOM） 通用寄存器堆及指令、通用寄存器堆及指令、數(shù)據(jù)緩沖棧數(shù)據(jù)緩沖棧高速緩存高速緩存主存儲器主存儲器聯(lián)機外存儲器聯(lián)機外存儲器脫機外存儲器脫機外存儲器由上由上至下至下容量容量越來越來越大，越大，速度速度越來越來越慢越慢5.1.3 5.1.3 存儲器芯片的主要技術指標存儲器芯片的主要技術指標存儲容量存儲容量存取周期和存取時間存取周期和存取時間可靠性可靠性功耗功耗連續(xù)起動兩次獨立的存連續(xù)起動兩次獨立的存儲器操作所需間隔的最儲器操作所需間隔的最

6、小時間小時間起動一次存儲器操作起動一次存儲器操作到完成該操作所需的到完成該操作所需的時間時間“存儲單元存儲單元存儲存儲單元的位數(shù)單元的位數(shù)”CPU讀寫存儲器的時間必須大于存儲芯片的額定存取時間讀寫存儲器的時間必須大于存儲芯片的額定存取時間（1） 存儲體存儲體 一個基本存儲電路只能存儲一個二進制位。一個基本存儲電路只能存儲一個二進制位。 將基本的存儲電路有規(guī)則地組織起來，就是存儲體。將基本的存儲電路有規(guī)則地組織起來，就是存儲體。 存儲體又有不同的組織形式：存儲體又有不同的組織形式： 將各個字的將各個字的同一位同一位組織在一個芯片中，如：組織在一個芯片中，如：8118 16K*1（DRAM） 將各

7、個字的將各個字的 4位位 組織在一個芯片中，組織在一個芯片中， 如：如：2114 1K*4 （SRAM） 將各個字的將各個字的 8位位 組織在一個芯片中，組織在一個芯片中， 如：如：6116 2K*8 （SRAM）。）。 （2） 外圍電路外圍電路 為了區(qū)別不同的存儲單元，就給他們各起一個號為了區(qū)別不同的存儲單元，就給他們各起一個號給于不同給于不同的地址的地址，以地址號來選擇不同的存儲單元。，以地址號來選擇不同的存儲單元。 于是電路中要有于是電路中要有 地址譯碼器、地址譯碼器、I/O電路、片選控制端電路、片選控制端CS、輸出緩沖器等外圍電路輸出緩沖器等外圍電路5.1.3 5.1.3 存儲器芯片的

8、主要技術指標存儲器芯片的主要技術指標（3）幾個問題）幾個問題:1.CPU 總線的負載能力總線的負載能力 一個存儲器系統(tǒng)，通常由多片存儲器芯片組成一個存儲器系統(tǒng)，通常由多片存儲器芯片組成,需加驅動器。需加驅動器。2.CPU 的時序與存儲器的存取速度之間的配合問題的時序與存儲器的存取速度之間的配合問題 (1) 首先要弄清楚首先要弄清楚CPU的操作時序的操作時序 (2) 然后，選擇滿足然后，選擇滿足CPU操作時序的存儲器芯片，其中最重要操作時序的存儲器芯片，其中最重要 的是存儲器的存取速度。的是存儲器的存取速度。3.存儲芯片的選用存儲芯片的選用CPU存儲器存儲器驅動器驅動器收發(fā)器收發(fā)器ABABDBD

9、B5.1.3 5.1.3 存儲器芯片的主要技術指標存儲器芯片的主要技術指標5.2 5.2 隨機存儲器隨機存儲器要求掌握：要求掌握：SRAM與與DRAM的主要特點的主要特點幾種常用存儲器芯片及其與系統(tǒng)的連接幾種常用存儲器芯片及其與系統(tǒng)的連接存儲器擴展技術存儲器擴展技術5.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器1.六管靜態(tài)存儲電路六管靜態(tài)存儲電路六管靜態(tài)存儲電路六管靜態(tài)存儲電路: 一般由一般由6個個MOS管組成的雙穩(wěn)態(tài)電路，用管組成的雙穩(wěn)態(tài)電路，用 于存儲一個二進制位。于存儲一個二進制位。Q1、Q2 組成一個觸發(fā)器組成一個觸發(fā)器Q3、Q4 作為負載電阻作為負載電阻Q5、Q6 作為控制門作

10、為控制門5.2 5.2 隨機存儲器隨機存儲器寫入時寫入時：由：由I/O線輸入線輸入: 若若I/O=1，使，使Q2 導通，導通，Q1 截止，截止， A=1，B=0。讀出時讀出時：A、B點信號由點信號由Q5、Q6送出到送出到 I/O線上。線上。 若若A=1，B=0，則，則I/O=1。Q1、Q2 ： 組成一個觸發(fā)器組成一個觸發(fā)器Q3、 Q4 ：作為負載電阻作為負載電阻Q5、 Q6： 作為控制門作為控制門N NC CV Vc cc c* *C CS SA A8 8A A9 9C CS S2 2A A1 11 1A A1 10 01 12 23 34 45 56 67 78 82 28 82 27 72

11、 26 62 25 52 24 42 23 32 22 22 21 12 20 09 9A A2 2A A1 12 2A A7 7A A1 1A A5 5A A4 4A A3 3G GN ND DS SR RA AM M6 62 26 64 4引引腳腳圖圖1 10 01 11 11 12 21 13 31 14 4A A6 6D D0 0D D1 1D D2 2A A0 0D D6 6D D5 5D D4 4D D3 31 19 91 18 81 17 71 16 61 15 5D D7 7* *O OE E* *W WE E5.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器 隨機存儲器（隨

12、機存儲器（RAM）主）主要用來存放當前運行的程序、要用來存放當前運行的程序、各種輸入輸出數(shù)據(jù)、中間運算各種輸入輸出數(shù)據(jù)、中間運算結果及堆棧等，其存儲的內容結果及堆棧等，其存儲的內容既可隨時讀出，也可隨時寫入既可隨時讀出，也可隨時寫入和修改，掉電后內容會全部丟和修改，掉電后內容會全部丟失。失。* *WEWE* *CSCS1 1CSCS2 2* *OEOED D0 0D D7 70 00 01 1寫入寫入1 10 01 10 0讀出讀出0 00 0三態(tài)三態(tài)（高阻）（高阻）1 11 11 10 06264的工作過程的工作過程1. 靜態(tài)隨機存儲器靜態(tài)隨機存儲器6264芯片的主要引線芯片的主要引線:地址

13、線：地址線：A0A12數(shù)據(jù)線：數(shù)據(jù)線：D0D7輸出允許信號：輸出允許信號：OE寫允許信號：寫允許信號：WE選片信號：選片信號：CS1，CS25.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器N NC CV Vc cc c* *C CS SA A8 8A A9 9C CS S2 2A A1 11 1A A1 10 01 12 23 34 45 56 67 78 82 28 82 27 72 26 62 25 52 24 42 23 32 22 22 21 12 20 09 9A A2 2A A1 12 2A A7 7A A1 1A A5 5A A4 4A A3 3G GN ND DS SR R

14、A AM M6 62 26 64 4引引腳腳圖圖1 10 01 11 11 12 21 13 31 14 4A A6 6D D0 0D D1 1D D2 2A A0 0D D6 6D D5 5D D4 4D D3 31 19 91 18 81 17 71 16 61 15 5D D7 7* *O OE E* *W WE E2. 靜態(tài)隨機存儲器靜態(tài)隨機存儲器6264芯片與系統(tǒng)的連接芯片與系統(tǒng)的連接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地址信號D0D75.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器寫入數(shù)據(jù)過程：把地址送到寫入數(shù)據(jù)過程：把地址送到A

15、012把數(shù)據(jù)送到數(shù)據(jù)線把數(shù)據(jù)送到數(shù)據(jù)線 使使*CS1，CS2同時有效同時有效使使*WE有效有效C CS S1 1C CS S2 2t tWCWCA A0 0 A A1212D D0 0D D7 7t tDWDWWEWEt tW W5.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器3. 存儲器地址譯碼方法存儲器地址譯碼方法1）存儲器的片選信號譯碼）存儲器的片選信號譯碼 （1）線選法：從高位選擇）線選法：從高位選擇4條地址線條地址線 （2）全譯碼法：高位全部參加譯碼）全譯碼法：高位全部參加譯碼 （3）部分譯碼：高位地址線部分參加譯碼）部分譯碼：高位地址線部分參加譯碼5.2.1 5.2.1 靜態(tài)隨

16、機存儲器靜態(tài)隨機存儲器譯碼電路譯碼電路將輸入的一組二進制編碼變換為一個特定的輸出信號，即：將輸入的一組二進制編碼變換為一個特定的輸出信號，即： 將輸入的一組高位地址信號通過變換，產生一個有效將輸入的一組高位地址信號通過變換，產生一個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器芯片在內存中的地址范圍。儲器芯片在內存中的地址范圍。掌握了存儲器得地址譯碼方法，就掌握了存儲器芯片應用的精髓。掌握了存儲器得地址譯碼方法，就掌握了存儲器芯片應用的精髓。1）線選法）線選法（從高位選擇（從高位選擇4條地址線）條地址線）特點：簡單特點：簡單 地

17、址可能重疊地址可能重疊 地址不連續(xù)地址不連續(xù) （1）確定芯片組數(shù)）確定芯片組數(shù):8片片 （2）片內譯碼）片內譯碼:低位低位10條地址線條地址線 （3）片選信號的譯碼方式片選信號的譯碼方式?3. 存儲器地址譯碼方法存儲器地址譯碼方法5.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器3. 存儲器地址譯碼方法存儲器地址譯碼方法2）全譯碼法）全譯碼法（高位全部參加譯碼）（高位全部參加譯碼）用全部的高位地址信號作為譯碼信號，低位地址信號作為用全部的高位地址信號作為譯碼信號，低位地址信號作為存儲芯片得地址輸入線，全部存儲芯片得地址輸入線，全部20位地址總線參加工作，位地址總線參加工作，使使得存儲器芯片的

18、每一個單元都占據(jù)一個惟一的內存地址得存儲器芯片的每一個單元都占據(jù)一個惟一的內存地址。全地址譯碼例全地址譯碼例:所接芯片的地址范圍所接芯片的地址范圍 F0000HF1FFFHA19A18A17A16A15A14A13& 16264CS1特點特點:地址唯一地址唯一,不重疊地址連續(xù)。不重疊地址連續(xù)。5.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器6264的的全全地地址址譯譯碼碼連連接接請確定該芯片的地址范圍？請確定該芯片的地址范圍？D D7 7D D0 0 WEOE1CSA A0 0A A1212CSCS2 2&8088系統(tǒng)BUS8088系統(tǒng)BUSSRAM6264SRAM6264

19、A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V&5.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器6264的的全全地地址址譯譯碼碼連連接接D D7 7D D0 0 WEOE1CSA A0 0A A1212CSCS2 2&8088系統(tǒng)BUS8088系統(tǒng)BUSSRAM6264SRAM6264A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0

20、0 +5V+5V&地址范圍：地址范圍： 3E000H 3FFFFH5.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器利利用用138譯譯碼碼器器實實現(xiàn)現(xiàn)全全地地址址譯譯碼碼連連接接D D7 7D D0 0 WEOE1CSBG2AG2A AB BC CA A0 0A A1212CSCS2 2G G4 4&8088系統(tǒng)BUS8088系統(tǒng)BUSSRAM6264SRAM62647Y74LS13874LS138A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V請

21、確定該芯片的地址范圍？請確定該芯片的地址范圍？5.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器利利用用138譯譯碼碼器器實實現(xiàn)現(xiàn)全全地地址址譯譯碼碼連連接接D D7 7D D0 0 WEOE1CSBG2AG2A AB BC CA A0 0A A1212CSCS2 2G G4 4&8088系統(tǒng)BUS8088系統(tǒng)BUSSRAM6264SRAM62647Y74LS13874LS138A A1313MEMRMEMWA A0 0A A1212A A1717A A1515A A1414A A1616A A1919A A1818D D7 7D D0 0 +5V+5V地址范圍：地址范圍： 3E00

22、0H 3FFFFH見書中圖見書中圖5-75.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器應用舉例應用舉例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0用部分高位地址信號（而不是全部）作為譯碼信號，使得被用部分高位地址信號（而不是全部）作為譯碼信號，使得被選中得存儲器芯片占有幾組不同的地址范圍；選中得存儲器芯片占有幾組不同的地址范圍；下例使用高下例使用高5位地址作為譯碼信號，從而使被選中芯片的每位地址作為譯碼信號，從而使被選中芯片的每個單元都占有兩個地址，即這兩個地址都指向同一個單元

23、。個單元都占有兩個地址，即這兩個地址都指向同一個單元。3. 存儲器地址譯碼方法存儲器地址譯碼方法3）部分地址譯碼）部分地址譯碼（高位地址不參加譯碼）（高位地址不參加譯碼）部分地址譯碼例：部分地址譯碼例：兩組地址：兩組地址： F0000HF1FFFH B0000HB1FFFHA19A17A16A15A14A13& 16264CS1見書中圖見書中圖5-85.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器6116的應用連接的應用連接D D7 7D D0 0 W/RO EC SBG2AG2A AB BC CA A0 0A A1 1 0 0G G1 1&8 8 0 0 8 8 8 8

24、系系 統(tǒng)統(tǒng) B B U U S SS S R R A A M M 6 6 1 1 1 1 6 6 2 2 # #0Y7 7 4 4 L L S S 1 1 3 3 8 8A A1 1 3 3M E M RM E M WA A0 0A A1 1 0 0A A1 1 8 8A A1 1 6 6A A1 1 5 5A A1 1 7 7A A1 1 9 9A A1 1 4 4D D7 7D D0 0 A A1 1 1 1A A1 1 2 2D D7 7D D0 0 W/RO EC SA A0 0A A1 1 0 0M E M RM E M WA A0 0A A1 1 0 0D D7 7D D0 0 1

25、YS S R R A A M M 6 6 1 1 1 1 6 6 1 1 # #例題：見例題：見5-1，5-25.2.1 5.2.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器5.2.2 5.2.2 動態(tài)隨機存儲器動態(tài)隨機存儲器 當需要對內容定時刷新，即需要將存儲單元中內容讀出再當需要對內容定時刷新，即需要將存儲單元中內容讀出再寫入時，這種寫入時，這種RAM稱為稱為“動態(tài)動態(tài)” RAM。特點：特點：存儲元主要由電容構成，由于電容存在的漏電現(xiàn)象而使其存存儲元主要由電容構成，由于電容存在的漏電現(xiàn)象而使其存儲的信息不穩(wěn)定，故儲的信息不穩(wěn)定，故DRAM芯片需要定時刷新芯片需要定時刷新1. 動態(tài)基本存儲電路動態(tài)基本存

26、儲電路 數(shù)據(jù)以電荷形式存于電容器上，三極管作為開關。數(shù)據(jù)以電荷形式存于電容器上，三極管作為開關。 1）寫入時，行選擇線為）寫入時，行選擇線為 1 ，Q導通，導通，C充電；充電； 2）讀出時，列選擇線為）讀出時，列選擇線為 1 ，電容，電容C上電荷通過上電荷通過Q送到送到 數(shù)據(jù)線上，經放大，送出；數(shù)據(jù)線上，經放大，送出； 3）需刷新（電容易漏電，造成信息丟失）需刷新（電容易漏電，造成信息丟失） 5.2.2 5.2.2 動態(tài)隨機存儲器動態(tài)隨機存儲器2164外部引腳圖外部引腳圖G GN ND DV Vc cc cA A5 52 27 76 64 4A A7 7A A6 6D DO OU UT T1

27、12 23 34 45 56 67 78 81 18 81 17 71 16 61 15 51 14 41 13 31 12 21 11 1N NC CD DI IN NA A4 4A A3 3A A0 0A A1 1A A2 22 21 16 64 4外外部部引引腳腳圖圖WERASCAS2164A：64K1bit采用行地址和列地址來確定一個單采用行地址和列地址來確定一個單元元行列地址分時傳送，共用一組地址行列地址分時傳送，共用一組地址信號線信號線地址信號線的數(shù)量僅為同等容量地址信號線的數(shù)量僅為同等容量SRAM芯片的一半芯片的一半5.2.2 5.2.2 動態(tài)隨機存儲器動態(tài)隨機存儲器*RAS：行

28、地址選通信號。用于行地址選通信號。用于鎖存行地址鎖存行地址*CAS：列地址選通信號列地址選通信號 地址總線上先送上行地址，地址總線上先送上行地址，后送上列地址，它們分別在后送上列地址，它們分別在*RAS和和*CAS有效期間被鎖存有效期間被鎖存在鎖存器中。在鎖存器中。DIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出數(shù)據(jù)輸出WE=O數(shù)據(jù)寫入數(shù)據(jù)寫入WE=1數(shù)據(jù)讀出數(shù)據(jù)讀出*WE：寫允許寫允許* 信號信號 *G GN ND DV Vc cc cA A5 52 27 76 64 4A A7 7A A6 6D DO OU UT T1 12 23 34 45 56 67 78 81 18 81 17 71 1

29、6 61 15 51 14 41 13 31 12 21 11 1N NC CD DI IN NA A4 4A A3 3A A0 0A A1 1A A2 22 21 16 64 4外外部部引引腳腳圖圖WERASCAS5.2.2 5.2.2 動態(tài)隨機存儲器動態(tài)隨機存儲器數(shù)據(jù)輸出數(shù)據(jù)輸出RASCAS行地址行地址列地址列地址Dout有效讀出數(shù)據(jù)有效讀出數(shù)據(jù)WE將存放于每位中的信息讀出再照原樣寫入原單元的過程將存放于每位中的信息讀出再照原樣寫入原單元的過程刷新刷新5.2.2 5.2.2 動態(tài)隨機存儲器動態(tài)隨機存儲器2、DRAM的工作過程的工作過程 （3）刷新）刷新 將動態(tài)存儲器中存放的每一位信息讀出并

30、重新寫入的過程將動態(tài)存儲器中存放的每一位信息讀出并重新寫入的過程 刷新的方法：刷新的方法： 使使*CAS無效無效上送行地址上送行地址*RAS有效有效刷新電路刷新刷新電路刷新RASCAS=1行地址行地址5.2.2 5.2.2 動態(tài)隨機存儲器動態(tài)隨機存儲器5.2.3 5.2.3 存儲器擴展技術存儲器擴展技術 用多片存儲芯片構成一個需要的內存空間，它們在整個內存中占用多片存儲芯片構成一個需要的內存空間，它們在整個內存中占據(jù)不同的地址范圍，任一時刻僅有一片（或一組）被選中據(jù)不同的地址范圍，任一時刻僅有一片（或一組）被選中存存儲器的擴展。儲器的擴展。位擴展位擴展字擴展字擴展字位擴展字位擴展當構成內存的存

31、儲當構成內存的存儲器芯片的字長小于器芯片的字長小于內存單元的字長時內存單元的字長時芯片每個單元中的芯片每個單元中的字長滿足，但單元字長滿足，但單元數(shù)不滿足數(shù)不滿足芯片每個單元中的芯片每個單元中的字長不滿足，單元字長不滿足，單元數(shù)也不滿足數(shù)也不滿足1 1、存儲器容量的位擴展、存儲器容量的位擴展 存儲器的存儲容量等于：存儲器的存儲容量等于： 單元數(shù)單元數(shù)每單元的位數(shù)每單元的位數(shù) 當構成內存的存儲器芯片的字長當構成內存的存儲器芯片的字長小于內存單元的字長時，就要進小于內存單元的字長時，就要進行位擴展，使每個單元的字長滿行位擴展，使每個單元的字長滿足要求足要求 擴展方法：將每個存儲芯片的地擴展方法：將

32、每個存儲芯片的地址線和控制線全部并聯(lián)在一起，址線和控制線全部并聯(lián)在一起，數(shù)據(jù)線分別引至數(shù)據(jù)總線的不同數(shù)據(jù)線分別引至數(shù)據(jù)總線的不同位置位置 1. 1. 位擴展特點：位擴展特點： 存儲器的單元數(shù)不變，位數(shù)增加存儲器的單元數(shù)不變，位數(shù)增加W/RCS讀讀/ /寫信號寫信號4K*4SRAMD D3 3 D D0 0A A1111 A A0 04K*4SRAMD D3 3 D D0 0A A1111 A A0 0A A1111 A A0 0A A1111 A A0 0D D3 3 D D0 0D D7 7 D D4 4片選信號片選信號地址總線地址總線ABAB數(shù)據(jù)總線數(shù)據(jù)總線DBDB5.2.3 5.2.3

33、存儲器擴展技術存儲器擴展技術例例5-3 用用Intel2164芯片構成容量為芯片構成容量為64KB的存儲器的存儲器 8個個2164的數(shù)據(jù)線分別連接到數(shù)據(jù)總線的數(shù)據(jù)線分別連接到數(shù)據(jù)總線D0D7上，地址線和上，地址線和控制線均按照信號名稱全部并聯(lián)在一起?？刂凭€均按照信號名稱全部并聯(lián)在一起。5.2.3 5.2.3 存儲器擴展技術存儲器擴展技術5.2.35.2.3、存儲器擴展技術、存儲器擴展技術2、字擴展、字擴展 地址空間的擴展。芯片每個單元中的字長滿足，但單地址空間的擴展。芯片每個單元中的字長滿足，但單元數(shù)不滿足元數(shù)不滿足; 擴展原則：擴展原則： 每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端每個芯

34、片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實現(xiàn)每個芯片占據(jù)不同的地址范圍。分別引出，以實現(xiàn)每個芯片占據(jù)不同的地址范圍。5.2.3 5.2.3 存儲器擴展技術存儲器擴展技術用兩片用兩片2K8位的位的SRAM芯片構成容量為芯片構成容量為4KB的存儲器的存儲器W/RCS讀讀/ /寫信號寫信號A A1010 A A0 02K2K8 8SRAMSRAMD D7 7 D D0 0A A1010 A A0 0A A1010 A A0 02K2K8 8SRAMSRAMD D7 7 D D0 0A A1010 A A0 0D D7 7 D D0 0D D7 7 D D0 0地址總線地址總線ABAB數(shù)據(jù)

35、總線數(shù)據(jù)總線DBDB譯碼電路4KB存儲模塊 5.2.3 5.2.3 存儲器擴展技術存儲器擴展技術3、字位擴展、字位擴展 根據(jù)內存容量及芯片容量確定所需存儲芯片數(shù)根據(jù)內存容量及芯片容量確定所需存儲芯片數(shù) 1）進行位擴展以滿足字長要求）進行位擴展以滿足字長要求 2）進行字擴展以滿足容量要求）進行字擴展以滿足容量要求 若已有存儲芯片的容量為若已有存儲芯片的容量為LK，要構成容量為要構成容量為M N 的存儲器，需要的芯片數(shù)為：的存儲器，需要的芯片數(shù)為： （M / L） （N / K）5.2.4 內存芯片的概述內存芯片的概述 SDRAMSDRAM synchronous dynamic synchron

36、ous dynamic random access random access memorymemory 同步動態(tài)隨機存儲器同步動態(tài)隨機存儲器 DRAMDRAM asynchronous DRAM asynchronous DRAM 5.2.4 內存芯片的概述內存芯片的概述SDRAMSDRAM從發(fā)展到現(xiàn)在已經經歷了四代從發(fā)展到現(xiàn)在已經經歷了四代 第一代第一代SDR SDRAMSDR SDRAM 如如pc100pc100，pc133pc133則表明時鐘信號為則表明時鐘信號為100100或或133MHz133MHz， 數(shù)據(jù)讀寫速率也為數(shù)據(jù)讀寫速率也為100100或或133MHz133MHz。 第二

37、代第二代DDR SDRAM DDR SDRAM 第三代第三代DDR2 SDRAMDDR2 SDRAM 第四代第四代DDR3 SDRAM (DDR3 SDRAM (顯卡上的顯卡上的DDRDDR已經發(fā)展到已經發(fā)展到DDR5)DDR5) 第二第二- -四代四代DDRDDR（Double Data RateDouble Data Rate）內存則采用數(shù)據(jù)讀）內存則采用數(shù)據(jù)讀寫速率作為命名標準，并且在前面加上表示其寫速率作為命名標準，并且在前面加上表示其DDRDDR代數(shù)的代數(shù)的符號，符號，PC-PC-即即DDRDDR，PC2=DDR2PC2=DDR2，PC3=DDR3PC3=DDR3。如。如PC2700

38、PC2700是是DDR333DDR333，其工作頻率是，其工作頻率是333/2=166MHz333/2=166MHz，27002700表示帶寬為表示帶寬為2.7G2.7G。 DDRDDR的讀寫頻率從的讀寫頻率從DDR200DDR200到到DDR400DDR400，DDR2DDR2從從DDR2-DDR2-400400到到DDR2-800DDR2-800，DDR3DDR3從從DDR3-800DDR3-800到到DDR3-1600DDR3-1600。5.2.4 內存芯片的概述內存芯片的概述工作電壓：工作電壓：SDRSDR：3.3V3.3V DDRDDR：2.5V2.5V DDR2DDR2：1.8V1

39、.8V DDR3DDR3：1.5V1.5V Pin:Pin:模組或芯片與外部電路電路連接用的模組或芯片與外部電路電路連接用的金屬引腳，模組的金屬引腳，模組的pinpin就是就是“金手指金手指”。 SIMMSIMM：Single In-line Memory Single In-line Memory ModuleModule DIMMDIMM：Double In-line Memory Double In-line Memory ModuleModule RIMMRIMM：registered DIMMregistered DIMM SO-DIMM:SO-DIMM:筆記本常用的內存模組筆記本常

40、用的內存模組5.2.4 內存芯片的概述內存芯片的概述標準名稱標準名稱內存時內存時脈脈周期周期I/O I/O 總總線時脈線時脈數(shù)據(jù)速率數(shù)據(jù)速率傳輸方式傳輸方式模組名稱模組名稱極限傳輸極限傳輸率率D D R -D D R -2002001 0 0 1 0 0 MHzMHz10 ns10 ns1 0 0 1 0 0 MHzMHz200 200 MillionMillion并列傳輸并列傳輸PC-PC-160016001 6 0 0 1 6 0 0 MBMB/s/sD D R -D D R -2662661 3 3 1 3 3 MHzMHz7.5 ns7.5 ns1 3 3 1 3 3 MHzMHz26

41、6 266 MillionMillion并列傳輸并列傳輸PC-PC-210021002 1 0 0 2 1 0 0 MB/sMB/sD D R -D D R -3333331 6 6 1 6 6 MHzMHz6 ns6 ns1 6 6 1 6 6 MHzMHz333 333 MillionMillion并列傳輸并列傳輸PC-PC-270027002 7 0 0 2 7 0 0 MB/sMB/sD D R -D D R -4004002 0 0 2 0 0 MHzMHz5 ns5 ns2 0 0 2 0 0 MHzMHz400 400 MillionMillion并列傳輸并列傳輸PC-PC-32

42、0032003 2 0 0 3 2 0 0 MB/sMB/s5.2.4 內存芯片的概述內存芯片的概述5.2.4 內存芯片的概述內存芯片的概述5.2.4 內存芯片的概述內存芯片的概述5.2.4 內存芯片的概述內存芯片的概述5.2.4 內存芯片的概述內存芯片的概述5.2.4 內存芯片的概述內存芯片的概述5.3 5.3 只讀存儲器（只讀存儲器（ROMROM）掩模掩模ROM一次性可寫一次性可寫ROM（PROM）可讀寫可讀寫ROM分分 類類EPROM（紫外線擦除）紫外線擦除）EEPROM（電擦除）電擦除）掉電后信息不會丟失。掉電后信息不會丟失。5.3.1 EPROM5.3.1 EPROM特點：特點：可多

43、次編程寫入可多次編程寫入掉電后內容不丟失掉電后內容不丟失內容的擦除需用紫外線擦除器內容的擦除需用紫外線擦除器1、引線及功能、引線及功能EPROM芯片芯片27648K8bit芯片，其引腳與芯片，其引腳與SRAM 6264完全兼容：完全兼容：地址信號：地址信號：A0 A12數(shù)據(jù)信號：數(shù)據(jù)信號：D0 D7輸出信號：輸出信號：*OE片選信號：片選信號：*CE編程脈沖輸入：編程脈沖輸入：*PGM5.3.1 EPROM5.3.1 EPROM5.3.1 EPROM5.3.1 EPROM2、2746的工作方式的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入編程寫入擦除擦除標準編程方式標準編程方式快速編程方式快速編程方式編程

44、寫入的特點：編程寫入的特點：每出現(xiàn)一個編程負脈沖就寫入一個字節(jié)數(shù)據(jù)每出現(xiàn)一個編程負脈沖就寫入一個字節(jié)數(shù)據(jù);5.3.1 EPROM5.3.1 EPROM 1）數(shù)據(jù)讀出）數(shù)據(jù)讀出 把地址送到把地址送到A012把數(shù)據(jù)送到數(shù)據(jù)線把數(shù)據(jù)送到數(shù)據(jù)線使使*CE=0，*OE=0同時有效同時有效讀數(shù)據(jù)。讀數(shù)據(jù)。CECEOEOEDoutDout有效讀出數(shù)據(jù)有效讀出數(shù)據(jù)有效地址有效地址5.3.1 EPROM5.3.1 EPROM地址范圍：地址范圍： 70000H 71FFFH5.3.1 EPROM5.3.1 EPROM2）編程寫入）編程寫入（1）標準編程方式）標準編程方式 每給出一個編程負脈沖就寫入一個字節(jié)的數(shù)據(jù)。

45、每給出一個編程負脈沖就寫入一個字節(jié)的數(shù)據(jù)。 A. Vcc接接+5V； B. A0A12上給出存儲單元地址；上給出存儲單元地址； C. *OE和和*CE有效有效； D. 數(shù)據(jù)線上給出要寫入的數(shù)據(jù)；數(shù)據(jù)線上給出要寫入的數(shù)據(jù)； 上述信號穩(wěn)定后，在上述信號穩(wěn)定后，在*PGM端加上端加上505ms的負脈沖，將一的負脈沖，將一個字節(jié)的數(shù)據(jù)寫入存儲單元。個字節(jié)的數(shù)據(jù)寫入存儲單元。 若其他信號不變，只是在每寫入一個單元的數(shù)據(jù)后就將若其他信號不變，只是在每寫入一個單元的數(shù)據(jù)后就將*OE變低，則可以立即對剛寫入的數(shù)據(jù)變低，則可以立即對剛寫入的數(shù)據(jù)進行校驗進行校驗。 缺點缺點：速度慢、不安全：速度慢、不安全（2）快

46、速編程方式）快速編程方式 先用先用100s的變成脈沖寫入索要編程的單元，再從頭檢驗每的變成脈沖寫入索要編程的單元，再從頭檢驗每個寫入的字節(jié)，不正確，重新寫入并檢驗個寫入的字節(jié)，不正確，重新寫入并檢驗5.3.2 EEPROM5.3.2 EEPROM特點：特點：可在線編程寫入可在線編程寫入掉電后內容不丟失掉電后內容不丟失電可擦除電可擦除5.3.2 EEPROM5.3.2 EEPROM1、NMC98C64A的引線的引線8K8bit芯片芯片13根地址線（根地址線（A0 A12）8位數(shù)據(jù)線（位數(shù)據(jù)線（D0 D7）輸出允許信號（輸出允許信號（*OE）寫允許信號（寫允許信號（*WE）選片信號（選片信號（*C

47、E）狀態(tài)輸出端狀態(tài)輸出端（READY/*BUSY）GNDGNDVccVccA A1212A A8 8A A9 9* *WEWEA A1111* *OEOED D0 01 12 23 34 45 56 67 78 82828272726262525242423232222212120209 9A A6 6A A5 5A A4 4A A3 3A A0 0A A1 1A A2 2EPROMEPROM2764276410101111121213131414A A1010NCNCA A7 718181717161615151919R/R/* *B BD D2 2D D1 1D D3 3D D5 5D D

48、4 4D D6 6* *CECED D7 75.3.3 5.3.3 閃存閃存l閃存屬于閃存屬于EEPROM，它的編程速度更快，掉電后信息不丟失。，它的編程速度更快，掉電后信息不丟失。閃存具有數(shù)據(jù)讀出、編程寫入和擦除閃存具有數(shù)據(jù)讀出、編程寫入和擦除3種工作方式。種工作方式。l數(shù)據(jù)讀出時可以是讀出某個單元的內容、讀內部寄存器的內容以數(shù)據(jù)讀出時可以是讀出某個單元的內容、讀內部寄存器的內容以及讀出芯片內部的廠家及器件標記。及讀出芯片內部的廠家及器件標記。l編程寫入包括對芯片單元的寫入和對其內部某個數(shù)據(jù)快的軟件保編程寫入包括對芯片單元的寫入和對其內部某個數(shù)據(jù)快的軟件保護。軟件保護是用命令使芯片的某些塊規(guī)

49、定為寫保護狀態(tài)，也可護。軟件保護是用命令使芯片的某些塊規(guī)定為寫保護狀態(tài)，也可以置整片為寫保護狀態(tài)，這樣可使被保護的塊不被寫入新的內容以置整片為寫保護狀態(tài)，這樣可使被保護的塊不被寫入新的內容或擦除。或擦除。l擦除可以每次擦除一個字節(jié)，也可以一次擦除整個芯片，或根據(jù)擦除可以每次擦除一個字節(jié)，也可以一次擦除整個芯片，或根據(jù)需要只擦除片內某些塊。需要只擦除片內某些塊。l閃存目前主要用來構成存儲卡，現(xiàn)已大量用于便攜式計算機、數(shù)閃存目前主要用來構成存儲卡，現(xiàn)已大量用于便攜式計算機、數(shù)碼相機、碼相機、MP3播放器等設備中。播放器等設備中。5.3.3 5.3.3 閃存閃存特點：特點：通過向內部控制寄存器寫入命

50、令的方法來控制芯片的工作方式通過向內部控制寄存器寫入命令的方法來控制芯片的工作方式數(shù)據(jù)讀出數(shù)據(jù)讀出編程寫入：編程寫入： 擦除擦除讀單元內容讀單元內容讀內部狀態(tài)寄存器內容讀內部狀態(tài)寄存器內容讀芯片的廠家及器件標記讀芯片的廠家及器件標記數(shù)據(jù)寫入，寫軟件保護數(shù)據(jù)寫入，寫軟件保護字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除擦除掛起擦除掛起2、工作方式、工作方式5.3.3 5.3.3 閃存閃存 NORNOR型與型與NANDNAND型閃存型閃存 NORNOR型閃存更像內存，有獨立的地址線和數(shù)據(jù)線，但型閃存更像內存，有獨立的地址線和數(shù)據(jù)線，但價格比較貴，容量比較小價格比較貴，容量比較小. . 而而NAN

51、DNAND型更像硬盤，地址線和數(shù)據(jù)線是共用的型更像硬盤，地址線和數(shù)據(jù)線是共用的I/OI/O線線，類似硬盤的所有信息都通過一條硬盤線傳送一般，類似硬盤的所有信息都通過一條硬盤線傳送一般，而且而且NANDNAND型與型與NORNOR型閃存相比，成本要低一些，而型閃存相比，成本要低一些，而容量大得多。容量大得多。 NORNOR型閃存比較適合頻繁隨機讀寫的場合，通常用于型閃存比較適合頻繁隨機讀寫的場合，通常用于存儲程序代碼并直接在閃存內運行，手機就是使用存儲程序代碼并直接在閃存內運行，手機就是使用NORNOR型閃存的大戶，所以手機的型閃存的大戶，所以手機的“內存內存”容量通常不容量通常不大大 NAND

52、NAND型閃存主要用來存儲資料，我們常用的閃存產型閃存主要用來存儲資料，我們常用的閃存產品，如閃存盤、數(shù)碼存儲卡都是用品，如閃存盤、數(shù)碼存儲卡都是用NANDNAND型閃存。型閃存。 5.3.3 5.3.3 閃存閃存內存和內存和NORNOR型閃存的基本存儲單元是型閃存的基本存儲單元是bitbit，用戶可以隨機，用戶可以隨機訪問任何一個訪問任何一個bitbit的信息的信息. .NANDNAND型閃存的基本存儲單元是頁型閃存的基本存儲單元是頁(Page)(Page) NAND NAND型閃存的頁就類似硬盤的扇區(qū)，硬盤的一個型閃存的頁就類似硬盤的扇區(qū)，硬盤的一個扇區(qū)也為扇區(qū)也為512512字節(jié)字節(jié);

53、;每一頁的有效容量是每一頁的有效容量是512512字節(jié)的倍數(shù)字節(jié)的倍數(shù) 有效容量是指用于數(shù)據(jù)存儲的部分，實際上還要加上有效容量是指用于數(shù)據(jù)存儲的部分，實際上還要加上1616字節(jié)的校驗信息，因此我們可以在閃存廠商的技術資字節(jié)的校驗信息，因此我們可以在閃存廠商的技術資料當中看到料當中看到“(512+16)Byte(512+16)Byte” ”的表示方式。的表示方式。 2Gb2Gb以上容量的以上容量的NANDNAND型閃存則將頁容量擴大到型閃存則將頁容量擴大到 (2048+64)(2048+64)字節(jié)。字節(jié)。5.3.3 5.3.3 閃存閃存 NANDNAND型閃存以型閃存以塊塊為單位進行擦除操作。為

54、單位進行擦除操作。 閃存的寫入操作必須在閃存的寫入操作必須在空白區(qū)域空白區(qū)域進行，如果目標區(qū)域進行，如果目標區(qū)域已經有數(shù)據(jù)，必須已經有數(shù)據(jù)，必須先擦除先擦除后寫入后寫入 擦除操作是閃存的基本操作。一般每個塊包含擦除操作是閃存的基本操作。一般每個塊包含3232個個512512字節(jié)字節(jié)的頁，容量的頁，容量16KB16KB；而大容量閃存采用；而大容量閃存采用2KB2KB頁頁時，則每個塊包含時，則每個塊包含6464個頁，容量個頁，容量128KB128KB。 每顆每顆NANDNAND型閃存的型閃存的I/OI/O接口一般是接口一般是8 8條，每條數(shù)據(jù)線條，每條數(shù)據(jù)線每次傳輸每次傳輸(512+16)bit(

55、512+16)bit信息，信息，8 8條就是條就是(512+16)(512+16)8bit8bit， 512512字節(jié)字節(jié)。 較大容量的較大容量的NANDNAND型閃存多地采用型閃存多地采用1616條條I/OI/O線的設計，線的設計，如三星如三星K9K1G16U0AK9K1G16U0A的芯片就是的芯片就是64M64M16bit16bit的的NANDNAND型閃存，容量型閃存，容量1Gb1Gb，基本數(shù)據(jù)單位還是，基本數(shù)據(jù)單位還是512512字節(jié)。字節(jié)。 5.3.3 5.3.3 閃存閃存尋址時，尋址時，NANDNAND型閃存通過型閃存通過8 8條條I/OI/O接口數(shù)據(jù)線傳輸?shù)刂沸沤涌跀?shù)據(jù)線傳輸?shù)刂?/p>

56、信息包，每包傳送息包，每包傳送8 8位地址信息。位地址信息。閃存芯片容量較大，一組閃存芯片容量較大，一組8 8位地址只夠尋址位地址只夠尋址256256個頁，個頁，通常一次地址傳送需要分若干組，占用若干個時鐘周期。通常一次地址傳送需要分若干組，占用若干個時鐘周期。NANDNAND的地址信息包括列地址的地址信息包括列地址( (頁面中的起始操作地址頁面中的起始操作地址) )、塊、塊地址和相應的頁面地址，傳送時分別分組，至少需要三次地址和相應的頁面地址，傳送時分別分組，至少需要三次，占用三個周期。，占用三個周期。隨著容量的增大，地址信息更多，需要占用更多的時鐘周隨著容量的增大，地址信息更多，需要占用更

57、多的時鐘周期傳輸，因此期傳輸，因此NANDNAND型閃存的一個重要特點就是容量越大型閃存的一個重要特點就是容量越大，尋址時間越長。，尋址時間越長。傳送地址周期比其他存儲介質長，因此傳送地址周期比其他存儲介質長，因此NANDNAND型閃存比其型閃存比其他存儲介質更不適合大量的小容量讀寫請求他存儲介質更不適合大量的小容量讀寫請求5.3.3 5.3.3 閃存閃存1 1頁數(shù)量頁數(shù)量 大容量閃存的頁越多、頁越大，尋址時間越長。但這個大容量閃存的頁越多、頁越大，尋址時間越長。但這個時間的延長不是時間的延長不是線性關系線性關系，而是一個一個的，而是一個一個的臺階變化臺階變化的。的。128128、256Mb2

58、56Mb的芯片要的芯片要3 3個周期傳送地址信號個周期傳送地址信號512Mb512Mb、1Gb1Gb的需要的需要4 4個周期，個周期，2 2、4Gb4Gb的需要的需要5 5個周期。個周期。 2 2頁容量頁容量 頁的容量決定了一次傳輸?shù)臄?shù)據(jù)量，大容量的頁有更好頁的容量決定了一次傳輸?shù)臄?shù)據(jù)量，大容量的頁有更好的性能。大容量閃存的性能。大容量閃存(4Gb)(4Gb)提高了頁的容量，從提高了頁的容量，從512B512B提高提高到到2KB2KB。頁容量的提高不僅提高容量，還提高傳輸性能。頁容量的提高不僅提高容量，還提高傳輸性能 K9K1G08U0MK9K1G08U0MK9K4G08U0MK9K4G08U

59、0M1Gb1Gb，512512字節(jié)頁容量字節(jié)頁容量4Gb4Gb，2KB2KB頁容量頁容量隨機讀隨機讀( (穩(wěn)定穩(wěn)定) )時間時間12s12s隨機讀隨機讀( (穩(wěn)定穩(wěn)定) )時間時間25s25s寫時間為寫時間為200s200s 寫時間為寫時間為300s300s假設它們工作在假設它們工作在20MHz20MHz。5.3.3 5.3.3 閃存閃存讀取性能：讀取性能：NANDNAND型閃存的讀取步驟分為：發(fā)送命令和尋型閃存的讀取步驟分為：發(fā)送命令和尋址信息址信息 將數(shù)據(jù)傳向頁面寄存器將數(shù)據(jù)傳向頁面寄存器( (隨機讀穩(wěn)定時間隨機讀穩(wěn)定時間)數(shù)據(jù)傳數(shù)據(jù)傳出出( (每周期每周期8bit8bit，需要傳送，需要

60、傳送512+16512+16或或2K+642K+64次次) )。 K9K1G08U0MK9K1G08U0M讀一個頁需要：讀一個頁需要：5 5個尋址周期：個尋址周期：50ns+12s+(512+16)50ns+12s+(512+16)50ns=38.7s50ns=38.7s； 讀傳輸率：讀傳輸率：512512字節(jié)字節(jié)38.7s=13.2MB/s38.7s=13.2MB/s；K9K4G08U0MK9K4G08U0M讀一個頁需要：讀一個頁需要：6 6個個 尋址周期：尋址周期：50ns+25s+(2K+64)50ns+25s+(2K+64)50ns=131.1s50ns=131.1s； 讀傳輸率：讀傳輸率：2KB2KB字節(jié)字節(jié)131.1s=15.6MB/s131.1s=1