無線通信文獻翻譯

1、 本科生畢業(yè)設計（論文）參考文獻譯文本譯文出處：Xingming Wang.電流型CMOS圖像傳感器的電路模塊設計. Chinese Academy of Sciences, 2000.432頁院 系 光學與電子信息學院 專業(yè)班級 中法1202 姓 名 胡越 學 號 U201210300 指導教師 李微 2015 年 7月 譯文：電流型CMOS圖像傳感器的電路模塊設計摘要 本文介紹了電流型CMOS圖像傳感器的設計與實現(xiàn)，,該設計是基于CRVDC視頻圖像壓縮(有條件的補充視頻數(shù)據(jù)壓縮)算法。在CMOS芯片上進行預處理,可以實現(xiàn)壓縮比為10:1且沒有顯著衰減的信號。我們研究的主要內(nèi)容為構(gòu)建基本模塊

2、。當圖像傳感器工作在電流模式時，正在建立的模塊將會成為電流鏡和電流比較器。細致的分析了幾種鏡子后，我們選擇共源共柵電流鏡。通過電路模擬和對原型設計的研究，我們證明了這個電流鏡在200MHz可以實現(xiàn)十一位的分辨率。為了實現(xiàn)CRVDC算法，我們需要設計一個準確而且快速的電流比較器。將兩種新的電流比較器對比，并將對比結(jié)果和傳統(tǒng)的電流比較器對比。我們通過模擬和測量，證明了新的CMOS電流比較器在傳播時延和功功率散耗上的性能比較好。 作為一個有源像素傳感器的CMOS圖像傳感器，用于將入射光轉(zhuǎn)換成光電流。我們提出了可根據(jù)傳感器的特征將其建模，并詳細分析了它的性能，從而獲得了將CMOS芯片壓縮到標準的0.1

3、8m的工藝技術(shù)。自從我們知道了在一個正在運行的像素傳感器的芯片上的電流特性可以生成大的固定的圖像噪聲（成像質(zhì)量），電流型電路設計就采用了這種方法。基于一個電流型芯片的成像質(zhì)量的測試結(jié)果，我們得出了，該芯片的成像質(zhì)量抑制比為0.35%。同時，在一個芯片上，我們有必要將模擬信號轉(zhuǎn)換為數(shù)字信號（ADC），以便用來實現(xiàn)數(shù)字型接口和有著8bitADC碼的電流型管道的連接。仿真結(jié)果表明，ADC碼是單調(diào)的并且有一個完整的積分非線性±0.45的最低有效位和微分非線性±0.43的最低有效位。我們的結(jié)果表明，我們的整個設計可以充分滿足CMOS圖像傳感器的系統(tǒng)規(guī)范并且有可能倍用于前端處理模塊在其

4、他圖像處理的應用程序上的動態(tài)檢測和圖像分割等動態(tài)環(huán)境中。第一章介紹和論文大綱1.1介紹 視頻用于個人溝通的媒介、向?qū)АШ?、外層空間的探索、宇宙飛船使網(wǎng)絡帶寬和視頻壓縮技術(shù)的可用性得到了越來越快的發(fā)展。最初決定圖像質(zhì)量的為攝像機的圖像傳感器。此外,圖像傳感器在集成電路驅(qū)動圖像傳感器和執(zhí)行信號處理芯片上變得越來越重要。我們關(guān)注的是應用在能量消耗的這一塊，圖像傳感器自身的能量消耗是巨大的。所以在大型圖像格式處理圖像處理任務時，這個問題變得尤為棘手。我們希望獲得理想的低制造成本、低功率、和有著良好的成像質(zhì)量的圖像傳感器。 現(xiàn)在，兩個應用的最多的圖像傳感技術(shù)為電荷耦合器(CCD)和CMOS圖像傳感器(

5、互補金屬氧化物半導體)(CISs)。直到1990年代中期，CCD一直在圖像領(lǐng)域中占領(lǐng)主導地位，而傳統(tǒng)的ICs主要是基于CMOS技術(shù)制造出來的。然而從那時起，CMOS圖像傳感器已經(jīng)有了越來越多的發(fā)展。這是因為，CMOS圖像傳感器的諸多的優(yōu)點，如：低功耗、隨機訪問、集成度低、低成本，這些優(yōu)點在很多生產(chǎn)應用中都是至關(guān)重要的。因此，CMOS圖像傳感器在集成度低的優(yōu)勢上獲得了很多潛在的應用，如：安全領(lǐng)域、生物識別技術(shù)和工業(yè)應用中。1.2動機 在圖像傳感系統(tǒng)中，信號的壓縮變得尤為重要。捕獲的原始數(shù)據(jù)在預處理之前先發(fā)送到計算機，再通過通信渠道進行進一步的處理。這將導致允許發(fā)送的數(shù)據(jù)減少且允許發(fā)送的數(shù)據(jù)會以更

6、低的發(fā)送速率發(fā)送，從而減少了計算機的負載。 在給給定的通信通道傳輸視頻信號時，我們需要確定傳輸所需要的帶寬。假設一個屏幕以每秒F幀的速度顯示一個N×N的圖像 ，則預期的傳輸頻率應該是：對于每秒25幀的傳輸速率和625行/屏幕在正常的電視廣播系統(tǒng)，視頻信號的基本帶寬約為5 MHz(這只提出了一個黑白圖像)。同樣，對于圖像傳感器，需要有一個寬的帶寬來讀出來自各個圖像傳感器的圖像數(shù)據(jù)。而圖像傳感器的帶寬是限制高像素成像的根本原因。 在1969年， F.W. Mounts提出了一個對電視信號進行編碼的方法，這個方法利用了幀對幀的相關(guān)性來減少傳輸帶寬。這種方法被命名為CRVDC(條件補充視頻數(shù)

7、據(jù)壓縮)算法。他發(fā)現(xiàn)，當使用和錄像、電話相似的信號以中等的幅度在屏幕中運動時，平均只有不到十分之一的兩個連續(xù)幀之間的元素變化量是超過峰值信號的1%的。所以，只有在那些連續(xù)的兩幀信號之間存在著明顯變化的數(shù)據(jù)才會被轉(zhuǎn)移，而不是每一幀的每一個數(shù)據(jù)都會被轉(zhuǎn)移。這種有條件的補充算法可以達到10:1的壓縮率且保證信號沒有顯著的衰減。這樣的發(fā)現(xiàn)在視覺通信系統(tǒng)中是十分有用的。圖1.1 一個條件補充發(fā)射機終端 圖1.1顯示了發(fā)射機執(zhí)行的操作。在這個發(fā)射機中，攝像機的視頻信號帶寬有限,將其采樣并數(shù)字化為8位的PCM(脈碼調(diào)制)。同時給我們提供了一個選擇開關(guān)，但這個選擇開關(guān)既不能在檢測到兩幀連續(xù)信號有顯著差異時傳輸

8、新信息，又不能另外傳輸內(nèi)存中存儲的信息幀?？蚣軆?nèi)存中包含了延時線和有足夠能力存儲一個完整的幀的視頻信息。將相機中的數(shù)據(jù)與減法器電路中框架存儲器中存儲的參考數(shù)據(jù)相比較，同時新傳入的信息和對應相同圖片的參考數(shù)據(jù)，這兩者的增益率有著較大的差異。在每個樣本空間內(nèi)，由控制邏輯控制，而控制邏輯又依賴于絕對信號的幅度差異是否存在著顯著的差異。如果絕對信號的幅度存在著顯著差異，那么控制邏輯的輸出將會選擇一個開關(guān)去選通一個新信號，并將其存儲在幀存儲器中。如果絕對信號的幅度沒有顯著的差異，那么存儲在幀存儲器中的數(shù)據(jù)是可以流通的。除了將新數(shù)據(jù)補充進入幀存儲器中，控制邏輯還可以將新的信號數(shù)據(jù)和新信號數(shù)據(jù)的地址存儲在緩

9、沖區(qū)中。存儲在緩沖區(qū)中的數(shù)據(jù)是可以以恒定的速度讀出的，按照先入先出的順序讀出。為了平均補給率能和信道容量兼容，閾值的變化取決于存儲在緩沖器中信息總量的函數(shù)。隨著閾值的變化變得很小，緩沖區(qū)存儲的元素變少，允許變化不明顯的數(shù)據(jù)去更新的閾值減小。隨著閾值的變化變大，緩沖器中存儲的元素也將變多，閾值也將增大，同時該閾值也允許補充更顯著變化的數(shù)據(jù)。由于顯著變化的數(shù)據(jù)的閾值的值在增加，改變較小的圖像將會被丟棄，不能更改也不能復制，所以并不是所有的圖片元素都對應同一個閾值。這可能導致圖片重疊在一起，如圖1.2所示。但這個問題會在幾幀圖像過后得到恢復。一般來說，當壓縮率為10:1時，恢復數(shù)據(jù)將會在短時間內(nèi)完成

10、。在早些年，該算法是第一個提出數(shù)字壓縮的。1997年,k . Aizawa h . Ohno利用該算法在模擬域中實現(xiàn)了圖像傳感器陣列。圖1.2 第一個五幀，圖像用100：15（最高）和100：5（最低）的壓縮比改變。（請注意圖像在幾幀后得到了重建） 有條件的補充的新方案如圖1.3所示。將當前信號的像素與那些存儲在內(nèi)存中最后補充進來的幀相比較。當絕對值的差大于閾值時，像素的值和地址將會被提取和編碼。雖然該算法比較簡單，但是它仍然可以達到10:1的壓縮率，信號也沒有大的衰減。 如今，用信號處理是最受歡迎的圖像傳感器技術(shù)，與用信號處理相比,我們采用電流型信號處理技術(shù)來實現(xiàn)我們的設計。電流型技術(shù)是利用

11、電流來表示信號，在CMOS電路中電流信號的處理技術(shù)在最近幾年也受到了極大的關(guān)注。這是因為電流型信號處理技術(shù)相較于傳統(tǒng)的用信號處理有很多的優(yōu)勢。圖1.3 模擬條件補充算法 首先,由于非線性互補金屬氧化物半導體晶體管的電流和電壓之間的關(guān)系，一個在控制輸入端電壓的小的改變將會導致在輸出端電流大的改變。因此,對于一個固定的電源，電流型信號的動態(tài)范圍應該比電壓型信號的動態(tài)范圍大。即使電源電壓較低，也總是有一個可以達到所需的動態(tài)范圍。因此，芯片的功耗將會降低。這自然滿足我們要求的低電源電壓和低功耗芯片的設計。 其次，電流型電路比電壓型電路要快得多。在給定電路中，寄生電容將永遠存在。當電壓改變時，這些電容必

12、須充電或放電。在電流型電路中，通過一個節(jié)點改變電流和通過一個節(jié)點改變電壓比起來，通過一個節(jié)點改變電流并不重要，因此，寄生電容不會降低運轉(zhuǎn)速度峰值。 第三,電流型電路與數(shù)字電路可以實現(xiàn)集成在同一使用了標準數(shù)字CMOS工藝的芯片。這降低了芯片整體的成本。 最后,在許多應用程序中,探測器的輸出信號和/或傳感器(如CMOS圖像傳感器)本質(zhì)上是電流。使用電流型技術(shù)可以簡化電路設計，還降低了布局的復雜性。 基于上述優(yōu)點,我們可以得出結(jié)論，使用CMOS電流型技術(shù)，它確實是有利于設計用芯片處理的計算視頻圖像的。1.3 研究目標 視頻圖像壓縮芯片的主要構(gòu)件包括圖像傳感器、讀出電路、電流鏡、當前比較器、固定圖形噪

13、聲(成像質(zhì)量)抑制電路(用于CMOS有源像素傳感器)和片上模擬-數(shù)字轉(zhuǎn)換器(ADC)。此外,輔助和控制電路,如當前基準電路、固定比率控制器電路、電壓轉(zhuǎn)換器電路和控制邏輯地址編碼器/解碼器電路是也必需的。 本文著重于設計和實現(xiàn)用電流型視頻圖像壓縮芯片構(gòu)建一個模塊。此外,我們不僅專注于該模塊的分析也會優(yōu)化該模塊的性能。 本文的主要貢獻如下:1.在系統(tǒng)級別上電流型CMOS圖像壓縮芯片的設計;2.對共源共柵電流鏡和一種已經(jīng)“證明”性能的改進了的電流鏡的詳細分析;3.設計、仿真和對一種使用了CRVDC算法的新的CMOS電流型圖像傳感器的性能分析;4.對一個CMOS線性有源像素傳感器的描述和建模;5.設計

14、和驗證成像質(zhì)量抑制電路的性能和相關(guān)的取樣保持的電路;展示設計的模擬-數(shù)字轉(zhuǎn)換器(ADC)。1.4 論文大綱 本論文的章節(jié)由一下部分組成： 在第二章中,我們簡要的描述了電流型圖像壓縮芯片。然后，我們詳細的描述了單個像素傳感器的配置、CRVDC算法的實現(xiàn)和電路的定時控制。怎樣設計CMOS圖像傳感器，這個問題尤為突出。最后，我們提出了圖像傳感器陣列系統(tǒng)的設計規(guī)范。 在第三章中，我們提出了替代電流鏡的設計方案。因為電流鏡在我們的設計中是最常用的電路模塊，他們的性能直接決定了整個成像系統(tǒng)的質(zhì)量。首先，我們描述一下基本電流鏡的基本特征，然后是共源共柵電流鏡，最后是受監(jiān)管的共源共柵電流鏡。然后，我們將討論怎

15、樣設計并改進受監(jiān)管的共源共柵電流鏡。這將會有一些模擬測試和模擬測試的結(jié)果。通過對比幾個不同設計方案的模擬測量，我們得出，我們新提出的受監(jiān)管的共源共柵電流鏡的最佳性能可以滿足我們的設計規(guī)范。 在第四章中，我們將分析，模擬和測量CMOS電流比較器。首先，我們討論了三種不同的CMOS電流比較器，這些電流比較器的設計在之前就已經(jīng)被報道。我們將它們的傳播延遲和仿真結(jié)果與我們提出的兩個新的CMOS電流比較器相比較。然后，我們將詳細的測量新電流比較器的性能并且將其性能與模擬比較器比較。我們的測試結(jié)果表，,新型的CMOS電流比較器確實有不錯的性能。為了完成這個設計，我們將會討論新型電流比較器的性能將會怎樣在未

16、來的設計中怎樣一步步改進。 在第五章中，我們將致力于設計、模擬和測量 A）CMOS有源像素傳感器 B）固定圖形噪聲(成像質(zhì)量)抑制電路 C）取樣保持的電路。首先，我們將呈現(xiàn)它們的表征和對用在CMOS有源像素傳感器中CMOS兼容的光電二極管的建模。后來便是它們詳細的分析和模擬比較器與幾個使用標準的0.18m CMOS技術(shù)制作的芯片的的測量結(jié)果相比較。然后，我們描述了一些簡單的在圖像傳感陣列中減小固定圖像噪聲的電路設計。我們討論了一些可能的噪聲的來源和這些噪聲在有源像素傳感器中的貢獻。然后，我們詳細的描述了一些可用來實現(xiàn)該方案的技術(shù)和根據(jù)實際設計的測量結(jié)果。最后，我們討論了取樣保持電路的操作和它的

17、基于模擬測量的性能。 在第六章中，我們用CMOS圖像傳感器設計模擬數(shù)字轉(zhuǎn)換器（ADC）?；?bit和8bit的ADC信號的仿真結(jié)果，我們可以證明預期的ADC系統(tǒng)的性能可以符合我們的設計要求。 在第七章中，我們總結(jié)了我們的研究工作，然后討論了由測試結(jié)果得出的結(jié)論。并提出了如何改進電流型CMOS圖像壓縮芯片性能的建議，同時我們也展望了我們未來的工作。 最后，我們總結(jié)的亞微米CMOS技術(shù)芯片制造技術(shù)和整體布局的設計規(guī)則在附錄A中給出了。同時我們也在附錄B中強調(diào)了用于測量電路的測量裝置的組建的測試報告在弟3、4、5章中。第二章系統(tǒng)構(gòu)架2.1 介紹 本章介紹了我們設計的CMOS圖像傳感器的構(gòu)架，圖2.

18、1顯示了該框圖。數(shù)據(jù)流相對來說是比較簡單，它和用地址譯碼器（RAD）一樣，一行一行的處理像素。同時，我們通過列地址譯碼器（CAD）并使用模擬數(shù)字轉(zhuǎn)換器（RAD）將輸出數(shù)字化。時鐘和控制塊提供時鐘波形和用來觸發(fā)。我們的總體設計是使用加拿大微電子公司提供的0.18mCOMS的鑄造技術(shù)來實現(xiàn)用臺灣半導體電路制造有限公司生產(chǎn)的有限大小的芯片。圖2.1 圖像傳感器框圖在圖像傳感、光電流在傳感器中的產(chǎn)生都是在像素傳感器中被處理的（見圖2.1），使用操作如下：（1） 取樣保持（2） 抑制固定圖形噪聲（成像質(zhì)量）（3） 進行像素級的比較。其目的是實現(xiàn)“CRVDC算法”，這要求我們要確定當前電流絕對值的差異，然后將其與存儲在內(nèi)存單元中的值相比較。下面，我們將討論