HDMICEC的設(shè)計(jì)與實(shí)現(xiàn)

1、HDMICEC 的設(shè)計(jì)與實(shí)現(xiàn)摘要:基于 FPGA 的設(shè)計(jì)流程，通過對 HDMICEC 的協(xié)議分析,架構(gòu)定義，RTL 編寫及功能仿真,到最后 FPGA 驗(yàn)證，結(jié)果表明，該設(shè)計(jì)能較好的滿足功能和時(shí)序要求，也能作為一個(gè) IP 核，方便地相關(guān)電子產(chǎn)品領(lǐng)域應(yīng)用。關(guān)鍵詞：HDMI;CEC;FPGADesignandimplementforHDMICECZHANGYong,HUANGShi-zhen(FujiankeyLaboratoryofMicroelectronics&IntegratedCircuits,FuzhouUniversity,Fuzhou350002,China)Abstract

2、:DesignedandimplementedforHDMI(HighDefinitionMultimediaInterface)CEC(ConsumerElectronicControl)baseontheflowofFPGA(filedprogramgatearray),fromprotocolanalyzed,architecturedefined,RTL(registertransmitlevel)write,andfunctionsimulation.Finally,implementwithFPGA.Theresultshowthatthisdesignmeetthetiminga

3、ndfunctionwell.ItmaybeappliescomfortablyintherelationalelectronicproductionfiledasanIPcore.Keyword:HDMI;CEC;FPGA1 引言由于 HDTV(HighDefinitionTelevision)市場的需求,HDMI(High-DefinitionMultimediaInterface)接口已被消費(fèi)者廣泛接受，成為 HDTV 和相關(guān)消費(fèi)類電子產(chǎn)品公認(rèn)的高速接口標(biāo)準(zhǔn)。同時(shí)，HDMI 中的CEC(ConsumerElectronicControl)的功能也得到了相當(dāng)?shù)闹匾?。如今，在很多不同品牌?

4、HDMI 上都可以看到帶有 CEC 勺功能，如松下電器(Panasonic)的 VIERALINK 三星電子(Samsung)的ANYNET+,LG電子的SIMPLINK索尼(Sony)的BRAVIASYNC索普(Sharp)的FAMILINK等1。功能主要是在不同的電器之間進(jìn)行通信，從而實(shí)現(xiàn)比如一鍵開機(jī)、一鍵錄像之類的效果。本設(shè)計(jì)中的 CEC 是基于 HDMI 規(guī)格中定義的接口協(xié)議，經(jīng)仿真測試及 FPGA 驗(yàn)證,最終將集成到HDMI 接口芯片里。設(shè)計(jì)的 CEC 模塊也可作為一個(gè) IP 核在相關(guān)領(lǐng)域應(yīng)用。2CECW 議CEC 接口只包含一根雙向的信號線：CEGCEC 總線的數(shù)據(jù)以幀的形式傳輸2

5、。每幀包括一個(gè)開始比特(Startbit),幀頭塊(headerblock),幀體塊(datablock)。如果圖 1 所示。其中 Datablock 的長度取決于具體的命令，有效范圍是 0 到 15byte。表 1 是幀頭和幀體的結(jié)構(gòu)。每個(gè)幀頭塊或幀體塊包括 10 個(gè)比特，其中前八位是信息位，第九位是 EOM(消息結(jié)束，endofmessage),最后一位是應(yīng)答位。幀頭和幀體的結(jié)構(gòu)相同，區(qū)別僅僅是信息位。根據(jù) CEC 標(biāo)準(zhǔn)，CEC 信號用不同的占空比表示 Start 位，邏輯 0 和邏輯 1,如圖 3 所示。3CEC 設(shè)計(jì)與實(shí)現(xiàn)本設(shè)計(jì)中的 CEC 模塊主要包含 bitcontrolbytec

6、ontrol 以及寄存器的接口等 3 個(gè)子模塊。其中 bitcontrol 主要負(fù)責(zé)比特級別的處理，比如 CEC 時(shí)序的校準(zhǔn),Startbit 的產(chǎn)生和檢測，信息比特0 和 1 的產(chǎn)生和檢測，仲裁判決等等。Bytecontrol 將 bitcontrol 接收到的比特?cái)?shù)據(jù)，經(jīng)過并行化，變成bytecontrol 的數(shù)據(jù)。同時(shí)將 bytecontrol 的數(shù)據(jù)，經(jīng)過串行化，作為 bitcontrol 的輸入。Bytecontrol 中包含兩個(gè) FIFQ 用戶發(fā)送的 CEC 命令首先被存入到一個(gè) TFIFO 里，經(jīng)過 bytecontrol 轉(zhuǎn)換到 bitcontrol,最終輸出。從 CEC 總線

7、上接受到的消息，也被存入到一個(gè) RFIFO 中，經(jīng)過 bitcontrol 轉(zhuǎn)換到 bytecontrol,最終被用戶讀出。CECregiste 門 nterface 是個(gè)寄存器讀寫的接口。CEC 模塊總體框圖如圖 3 所示。CBpTHTO*3CEC模塊框E3.1 BitControl 的設(shè)計(jì)根據(jù) CEC 標(biāo)準(zhǔn),CEC 信號用不同的占空比表示邏輯 0 和邏輯 1。為了確定是 0 還是 1,我們需要一個(gè)參考時(shí)間源，通過填寫寄存器 CECTimingReferenceRegister 以產(chǎn)生一個(gè) 4.8ms 的時(shí)間基準(zhǔn)。CECbitcontrol 以這個(gè)時(shí)間基準(zhǔn)為參考，產(chǎn)生和檢測比特級別的信號。C

8、EC 總線上同時(shí)接了很多器件，并且這些器件可以同時(shí)發(fā)起消息傳遞。因此，當(dāng)沖突發(fā)生時(shí),CEC 有相應(yīng)的機(jī)制保證有唯一的某個(gè)器件可以單獨(dú)占有總線，這就是仲裁。CEC 總線的低電平由器件驅(qū)動，高電平由一個(gè) 27kQ 的上拉電阻上拉產(chǎn)生。由于高電平可以被低電平覆蓋，所以仲裁的結(jié)果是輸出邏輯 0（邏輯 0 有更長時(shí)間的低電平）的器件獲得總線。當(dāng) CE 要發(fā)送消息時(shí)，首先要查看 CEC 總線是否忙碌。如果空閑并且滿足等待時(shí)間,CECbitcontrol 開始發(fā)送消息，發(fā)送消息的同時(shí)，CECbitcontrol 需要不停的檢測總線數(shù)據(jù)。如果總線上的數(shù)據(jù)和發(fā)送的數(shù)據(jù)不同，表明 CEQ去仲裁（在發(fā)送 initi

9、atoraddress 期間）或者 CEC?肖息的接收端（follower）無法接受本消息（在發(fā)送 datablock 期間）。CECbitcontrol 應(yīng)該設(shè)置 LOST_ARBIT 并且立刻停止發(fā)送剩余消息內(nèi)容。在 CEC 發(fā)送新的消息時(shí),CECbitcontrol 應(yīng)該清除 LOST_ARBIT根據(jù) CE的準(zhǔn)每個(gè) headerblock或者 datablock都包含一個(gè)響應(yīng)位。 如果接收端地址不是廣播地址，接收端器件通過發(fā)送邏輯 0 來響應(yīng)發(fā)送端，表明一個(gè)完整的字節(jié)已經(jīng)收到。如果是廣播地址，接收端器件（所有連在總線上的器件）通過發(fā)送邏輯 1 來表明廣播消息已被接受。對于上面情況的反面情

10、形（非廣播地址時(shí)沒有收到 ACK 廣播地址時(shí)收到 ACK）,CECbitcontrol應(yīng)該設(shè)置 NO_ACK 在 CEC 發(fā)送新的消息時(shí)，CECbitcontrol 應(yīng)該清除 NO_ACK根據(jù) CE 的準(zhǔn)，邏輯 0 和 1 的周期在 2.05ms 到 2.75ms 之間（標(biāo)準(zhǔn)為 2.4ms）。CECbitcontrol檢測總線上的信號，如果小于 2.05ms 或超過 2.75ms,CECbitcontrol 要做相應(yīng)的寄存器設(shè)置。需要注意的是，錯(cuò)誤檢測不在 startbit 期間執(zhí)行。如果消息是 CEC 總線發(fā)送期間發(fā)生了上述的錯(cuò)誤,CECbitcontrol要發(fā)送長達(dá) 3.6ms 的低電平來

11、通知發(fā)送端。這種信號稱為錯(cuò)誤通知信號。同樣，如果 CECbitcontrol 在總線上檢測到錯(cuò)誤通知信號，要立刻停止正在發(fā)送的消息，并且做出相應(yīng)的寄存器設(shè)置。在 CEC 發(fā)送新的消息時(shí)，CECbitcontrol 應(yīng)該清除相應(yīng)設(shè)置。CECbitcontrol 框圖如圖 4 所示。圖4CECbitcontrol框圖3.2 ByteControl 的設(shè)計(jì)根據(jù) CE 的準(zhǔn),CEC 在進(jìn)行發(fā)送前要先進(jìn)行地址匹配，CEC 的幀頭中包括 initiatoraddress和 destinationaddress。在發(fā)送消息之前，用戶首先配置寄存器，其中的 INIT_ADDR 被認(rèn)為就是 CEC的邏輯地址。C

12、EC 總線上目標(biāo)地址和該寄存器值匹配的，CEC 要響應(yīng)消息，并且接受其后總線上的消息內(nèi)容。CEC時(shí)支持 CECT功能，即對于 destination 為 0 xF 的消息，CEC&能接受，同時(shí)設(shè)置寄存器來指示。CEC 接收到發(fā)給自己白非廣播消息，應(yīng)該清除相應(yīng)的標(biāo)志。CEC 標(biāo)準(zhǔn)定義了仲裁和發(fā)送失敗白重發(fā)機(jī)制和時(shí)間間隔（單位為 date）,如表 2 所示。為了便于軟件重發(fā)時(shí)序控制,CECByteControl 內(nèi)置一個(gè) Counter。該 Counter 在消息結(jié)束之后自動清零， 然后每隔 0.3ms,Counter 增加 1。 一個(gè) Databit 是 2.4ms,對應(yīng)著該 Count

13、er 增加到 8。 如表 3 所示。CECbytecontrol 框圖如圖 5 所示。3.3 CEC 寄存器接口寄存器接口是一個(gè)握手協(xié)議接口。當(dāng)進(jìn)行寫時(shí)，cec_ack 信號在 rab_write 信號有效后的下一個(gè)周期被設(shè)置。當(dāng)進(jìn)行讀時(shí)，cec_ack 信號在 rab_read 信號有效后的下個(gè)周期被設(shè)置，同時(shí)將地址上的數(shù)據(jù)讀出。寄存器接口協(xié)議圖 6 所示。4CEC 的仿真驗(yàn)證設(shè)計(jì)中使用的仿真軟件是 Synopsys 公司的 VCS 和 NOVAS 公司的 Verdi,并采用 FPGAS行驗(yàn)證。CEC 發(fā)送 1byte 的仿真波形結(jié)果如圖 7 所示,CEC 接收 1byte 的結(jié)果如圖 8 所示,CEC 發(fā)送和接收 15bytes 的結(jié)果如圖 9 所示。5 結(jié)束語設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)基于 FPGA 流程的 HDMICEC 模塊。從協(xié)議分析、架構(gòu)定義、RTL編寫，到功能仿真、及 FPGA 驗(yàn)證，較好地滿足了設(shè)計(jì)的要求，能作為一個(gè)軟核在相關(guān)領(lǐng)域應(yīng)用。參考文獻(xiàn),HD