折疊式共源共柵運(yùn)算放大器設(shè)計

1、 折疊式共源共柵運(yùn)算放大器 目 錄一 摘要2二電路設(shè)計指標(biāo) 3三電路結(jié)構(gòu)3四手工計算7五仿真驗(yàn)證10六結(jié)論12七收獲與感悟12八參考文獻(xiàn)13 摘 要 運(yùn)算放大器在現(xiàn)代科技的各個領(lǐng)域得到了廣泛的應(yīng)用，針對不同的應(yīng)用領(lǐng)域出現(xiàn)了不同類型的運(yùn)放。本文完成了一個由pmos作輸入的放大器。vdd為3.3v，負(fù)載電容為1pf，增益Av大于80dB，帶寬GBM大于100MHz的放大器。輸出級采用共源級結(jié)構(gòu)以提高輸出擺幅及驅(qū)動能力，為達(dá)到較寬的帶寬，本文詳細(xì)分析推導(dǎo)了電路所存在的極零點(diǎn)，共源共柵鏡像電流源產(chǎn)生Ibias。選擇P溝道晶體管的寬度和長度，使得它們的m g 和ds r 與N溝道晶體管的情況相匹配。 關(guān)

2、鍵字：運(yùn)算放大器、共源共柵級、極點(diǎn) Abstract Operation amplifiers are widely used in many field s nowadays。All kinds of differential operation amplifiers appear f6r special applicationOne basic cell of which is fully differential operation amplifiers is designed in the thesisPower Supply 3.3v，load capacitor 1pf，Gain8

3、0dB，GBM100MHz。The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。Choose pmos w/l to make their mg and dsr which can match with nmos

4、。Kay words：Operation amplifiers、common source common gate、pole 二、 電路設(shè)計指標(biāo)“理想運(yùn)放具有以下的特性：無限大的輸入阻抗和輸出電流；無限大的轉(zhuǎn)換速率和開環(huán)增益；無噪聲、失調(diào)、功耗浪費(fèi)和信號失真；無負(fù)載、頻率和電源電壓的限制川。事實(shí)上，沒有運(yùn)放能達(dá)到以上所有的特性。在實(shí)際的設(shè)計中，運(yùn)放參數(shù)中的大多數(shù)都會互相牽制，這將導(dǎo)致設(shè)計變成一個多維優(yōu)化的問題。 Design an operation amplifier, with PMOS input Power Supply: VDD = 3.3V Load Capacitor: COUT

5、 = 1pF Requirements: Gain: AV 10000 (80dB) Gain Bandwidth: GBW 100MHz Phase Margin: PM 60 Slew rate: SR 10V/us Settling time: 100MHZ,以及GBW =gm1/(6.28Cc),考慮留有一定裕度，故令gm1=0.283ms.由穩(wěn)定性要求，考慮留有一定裕度，故令gm2=5ms.5) 確定各管尺寸以下對各管尺寸進(jìn)行手工推導(dǎo)。 M1、2 管的尺寸： M9 管的尺寸： M10、11 管的尺寸：假定M12 管的過驅(qū)動電壓為0.3V，得到M12 管的尺寸為： 從而確定了于是M13

6、 管的尺寸為： M3、4 管流經(jīng)的電流,估計其源端電壓在 0.7V 左右，并考慮襯偏效應(yīng)， 可得到其尺寸為： 設(shè)定M5、6 管的過驅(qū)動電壓為0.25V，則其尺寸為： 估計M7、8 管的源端電壓為2.5V，并考慮襯偏效應(yīng)，可得到其尺寸為： 5) 設(shè)計電流鏡偏置偏置電路部分的結(jié)構(gòu)是根據(jù)具體所需的偏壓而設(shè)計的。偏置電路的結(jié)構(gòu)與需要偏置電壓的部分應(yīng)保持結(jié)構(gòu)相同，即采用電流鏡結(jié)構(gòu)，這樣在溫度上升或者閾值電壓減小時二者的變化規(guī)律一致。 這里需要提及的是Vb2 和Vb3 兩個電壓。首先根據(jù)運(yùn)放中被偏置的電路結(jié)構(gòu)確定Vb2 應(yīng)由PMOS 電流鏡偏置，Vb3 應(yīng)由NMOS 電流鏡偏置。而，故采用了原理圖中所示的

7、偏置結(jié)構(gòu)，其中M19 管工作在線性區(qū)。另一方面， ，故采用了原理圖中所示的偏置結(jié)構(gòu)。 為精確得到所需的偏置電壓，各管的具體尺寸需要在仿真中不斷修改。 五 仿真驗(yàn)證*netlist*Cascode opamp simulation.incspice.lib.option postvinn vinn 0 dc 1 ac 1 0vinp vinp 0 dc 1 ac 0 180vdd vdd 0 3.3 cout vout 0 1pM1 n2 vinp n3 vdd cmosp w=400u l=8u M2 n1 vinn n3 vdd cmosp w=400u l=8u M3 n5 b3 n1 0

8、 cmosn w=8u l=1uM4 n4 b3 n2 0 cmosn w=8u l=1u M5 n7 n5 vdd vdd cmosp w=80u l=1u M6 n6 n5 vdd vdd cmosp w=80u l=1u M7 n5 b2 n7 vdd cmosp w=20u l=1uM8 n4 b2 n6 vdd cmosp w=20u l=1uM9 n3 b1 vdd vdd cmosp w=200u l=5u M10 n1 b4 0 0 cmosn w=80u l=2u M11 n2 b4 0 0 cmosn w=80u l=2u M12 vout n4 vdd vdd cmosp

9、 w=70u l=2u M13 vout b4 0 0 cmosn w=92.8u l=4ucc vout n2 10pVb1 b1 0 2.2Vb2 b2 0 1.4Vb3 b3 0 2.0Vb4 b4 0 0.92.op.dc vinn 0 3.3 0.1.probe dc v(vout).ac dec 10 1 10G.probe ac vdb(vout) vp(vout).tran 0.1u 50be tran vdb(vout).pz v(vout) vinn.end輸出電壓相位和增益波形：輸出直流電壓圖：六、結(jié)論1.根據(jù)題目要求利用pmos作為輸入設(shè)計的放大器。放大器的增

10、益在80dB以上，帶寬大100MHz，輸入級采用折疊- 共源共柵結(jié)構(gòu)的兩級運(yùn)算放大器的兩種補(bǔ)償方法, 進(jìn)行了電路結(jié)構(gòu)、小信號等效電路以及傳遞函數(shù)等方面的分析與比較.2. 完成了在0. 18um CMOS 工藝下的電路仿真. 結(jié)果表明, 與直接密勒補(bǔ)償電路相比, 在直流增益、共模抑制比、電源抑制比等性能參數(shù)相近的情況下, 共源共柵密勒補(bǔ)償電路具有更穩(wěn)定的頻率響應(yīng)特性、更大的擺率和更小的信號建立時間等特點(diǎn).3. 輸出結(jié)果不很完美，但通過本次試驗(yàn)，我們提高了自己動手解決實(shí)際問題的能力，增進(jìn)了對運(yùn)算放大器本質(zhì)的理解，受益匪淺。七、收獲與感悟 模擬集成電路分析與設(shè)計是一門實(shí)踐性與設(shè)計性都很強(qiáng)的一門課，一次綜合性的仿真實(shí)驗(yàn)，需要我們將所學(xué)幾乎所有方面的知識點(diǎn)緊密地結(jié)合在一起，在實(shí)踐中不斷考慮各種影響因素，分析各種解決辦法。這對于訓(xùn)練我們的工程素養(yǎng)是大有裨益的。如果沒有前期的手工計算，而是完全盲目地修改參數(shù)，那么結(jié)果無疑是要失敗的。提高開環(huán)增益往往意味著3dB帶寬的下降，穩(wěn)定性的提高又常常是以增益帶寬積下降為代價。擺率、功耗、速度、面積，各種指標(biāo)彼此之間形成一個網(wǎng)狀，真可謂“牽一發(fā)而動全身”。所以在設(shè)計過程當(dāng)中，要明確目標(biāo)，先抓住關(guān)鍵因素，同時兼顧各項(xiàng)指標(biāo)。 感謝老師這個學(xué)期精彩的講課，給我們的學(xué)習(xí)埋下了扎實(shí)的理論基礎(chǔ)，在以后的學(xué)習(xí)過程中，我們會