低功耗-體系結(jié)構(gòu)

1、功耗功耗問題是近幾年來人們?cè)谇度胧较到y(tǒng)的設(shè)計(jì)中普遍關(guān)注的難點(diǎn)與熱點(diǎn)，特別是對(duì)于電池供電系統(tǒng)，而且大多數(shù)嵌入式設(shè)備都有體積和質(zhì)量的約束。最核心的一點(diǎn)在于硬件最基本構(gòu)成技術(shù)：最核心的一點(diǎn)在于硬件最基本構(gòu)成技術(shù)：CMOSCMOS技術(shù)技術(shù)（1）對(duì)于電池供電系統(tǒng)，延長電池的壽命，降低用戶更換電池的周期，提高系統(tǒng)性能與降低系統(tǒng)開銷，甚至能起到保護(hù)環(huán)境的作用；（2）安全的需要：例如工業(yè)現(xiàn)場(chǎng)總線設(shè)備的本安要求，實(shí)現(xiàn)本安要求的一個(gè)重要途徑是降低系統(tǒng)的功耗；（3）降低電磁干擾：系統(tǒng)的功耗越低，電磁輻射的能量越小，對(duì)其它設(shè)備造成的干擾越小，如果所有的電子產(chǎn)品都設(shè)計(jì)成低功耗的，那么電磁兼容性設(shè)計(jì)會(huì)變得容易；（4）節(jié)能

2、：特別是對(duì)電池供電系統(tǒng)來說，節(jié)能更為重要。隨著嵌入式系統(tǒng)的廣泛應(yīng)用，低功耗問題擺在了設(shè)計(jì)人員面前。關(guān)鍵字：嵌入式系統(tǒng) 低功耗 優(yōu)化低功耗設(shè)計(jì)包括系統(tǒng)設(shè)計(jì)、硬件設(shè)計(jì)、軟件設(shè)計(jì)、器件的工藝設(shè)計(jì)等諸多萬面。其中器件的工藝設(shè)計(jì)主要由半導(dǎo)體器件的廠家來完成，嵌入式系統(tǒng)的應(yīng)用設(shè)計(jì)人員只需要關(guān)心器件的功耗指標(biāo)，更多的工作則集中于系統(tǒng)的硬件、軟件以及它們之間的配合方面。既然要進(jìn)行低功耗設(shè)計(jì)，那么我們就要知道功耗產(chǎn)既然要進(jìn)行低功耗設(shè)計(jì)，那么我們就要知道功耗產(chǎn)生的原因，只有這樣才能從根本上使功耗問題得到生的原因，只有這樣才能從根本上使功耗問題得到改善。改善。P=V2(?)f(?)C+Pstatic其中Pstati

3、c是靜態(tài)功耗，是V工作電壓，是f工作頻率，是C負(fù)載電容。?表示：式中V2與f功耗相關(guān)的因素越大，功耗越大,但不是線性的。由于目前大多數(shù)電路采用CMOS工藝，靜態(tài)功耗很小,可以忽略。起主要作用的是動(dòng)態(tài)功耗，因此降低因此降低功耗可以從降低動(dòng)態(tài)功耗入手。功耗可以從降低動(dòng)態(tài)功耗入手。 系統(tǒng)中的動(dòng)態(tài)能量消耗占主要部分，隨著工藝的縮放,泄漏電流的比例逐漸增大。如果不使用任何泄漏控制機(jī)制，未來的工藝中動(dòng)態(tài)能量消耗和靜態(tài)能量消耗比例會(huì)基本相當(dāng)。計(jì)算機(jī)系統(tǒng)是由軟件和硬件組成的系統(tǒng)，低功耗問題必須從軟件和硬件兩方面綜合考慮。計(jì)算機(jī)系統(tǒng)包括中心處理器、主存和I/O設(shè)備。一般來說，磁盤設(shè)備的能量消耗要比主存和處理器的

4、功耗大幾個(gè)量級(jí)，低功耗的系統(tǒng)往往不使用磁盤系統(tǒng)。內(nèi)存系統(tǒng)DRAM的能量消耗是處理器能量消耗的幾十倍到幾百倍。處理器內(nèi)部的動(dòng)態(tài)能量消耗又由時(shí)鐘系統(tǒng)、數(shù)據(jù)路徑、存儲(chǔ)系統(tǒng)和控制I/O等組成。時(shí)鐘門(clock gating)減少切換電容存儲(chǔ)系統(tǒng)減少切換電容編碼和緩存減少切換活動(dòng)因子泄漏能量減少技術(shù)動(dòng)態(tài)電壓縮放(dynamic voltage scaling,簡稱DVS)降低電壓首先來看一個(gè)公式： P=V2(?)f(?)C+Pstatic 系統(tǒng)的動(dòng)態(tài)功耗和電壓成二次方關(guān)系,降低供應(yīng)電壓可以降低系統(tǒng)的動(dòng)態(tài)功耗,動(dòng)態(tài)電壓縮放在系統(tǒng)運(yùn)行時(shí)動(dòng)態(tài)改變電壓動(dòng)態(tài)改變電壓.一般可以設(shè)置幾個(gè)離散電壓值,軟件可以根據(jù)需求

5、在幾個(gè)電壓值之間進(jìn)行動(dòng)態(tài)調(diào)整.適用的處理器包括Transmeta Crusoe,Intel Xscale和AMD K6 III+.電壓切換存在一定的能量開銷和時(shí)間開銷.時(shí)鐘門(clock gating)減少切換電容時(shí)鐘系統(tǒng)的能量消耗占CPU總功耗的很大一部分,減少時(shí)鐘系統(tǒng)的切換電容對(duì)總功耗有很大的作用.一種實(shí)際有效的方法是劃分時(shí)鐘網(wǎng)絡(luò),即在每個(gè)周期只允許必要的部分進(jìn)行切換.這可以通過時(shí)鐘門來實(shí)現(xiàn).不過這種方法仍存在一些問題：使用時(shí)鐘門關(guān)閉的部件一般不能及時(shí)恢復(fù)正常狀態(tài),并且時(shí)鐘系統(tǒng)可能產(chǎn)生小故障,這是使用時(shí)鐘門存在的問題.如何有效地使用時(shí)鐘門關(guān)閉功能部件,如何及時(shí)地將關(guān)閉的功能部件恢復(fù)到正常狀

6、態(tài)以降低性能損失是軟件需要解決的問題.存儲(chǔ)系統(tǒng)減少切換電容CPU內(nèi)部的cache,TLB*,分支緩存占能量消耗的很大部分,DRAM的功耗又是CPU的幾十倍,磁盤設(shè)備更是重要的能量消耗源.低功耗的存儲(chǔ)系統(tǒng)對(duì)降低系統(tǒng)功耗有很大作用.除了傳統(tǒng)的多運(yùn)行模式磁盤、內(nèi)存系統(tǒng)以外,很多新的硬件技術(shù)用來解決存儲(chǔ)系統(tǒng)的運(yùn)行時(shí)功耗. 新的cache技術(shù)：處理器的發(fā)展集成了越來越大的芯片內(nèi)cache,大的cache造成了大量的能量消耗.在保持程序性能的前提下,功耗最優(yōu)的cache大小和結(jié)構(gòu)隨著負(fù)載的變化而變化.于是產(chǎn)生了可重配置的cache和動(dòng)態(tài)關(guān)閉cache行的cache,這些cache設(shè)計(jì)的主要目的是減少動(dòng)態(tài)切

7、換的電容量,降低功耗. 多bank的內(nèi)存結(jié)構(gòu)：為了降低訪存的切換電容量,將存儲(chǔ)結(jié)構(gòu)劃分為多個(gè)bank,每次只訪問部分部件,不使用的內(nèi)存bank可以關(guān)閉.這些動(dòng)態(tài)的存儲(chǔ)系統(tǒng)部件為存儲(chǔ)系統(tǒng)的能量優(yōu)化提出了新問題,如動(dòng)態(tài)cache結(jié)構(gòu)下,如何有效利用cache,保證性能并提高能量效率?采用什么樣的方法進(jìn)行cache數(shù)據(jù)的映射?基于分頁的操作系統(tǒng)如何有效利用多bank的內(nèi)存系統(tǒng)?程序如何有效地局部化,利用多個(gè)內(nèi)存bank降低功耗?編碼和緩存減少切換因子應(yīng)用中很多計(jì)算存在重復(fù)部分,可以在功能部件中增加cache,將計(jì)算的結(jié)果保存.如果又有同樣操作數(shù)的計(jì)算,則直接使用原來的值.這種方法減少了切換活動(dòng),降低了功耗.有些計(jì)算使用的操作數(shù)不需要很高的精度,低位部分就足夠了,這樣可以通過一些技術(shù)監(jiān)測(cè)冗余的高位部分,避免高位部分的計(jì)算以降低功耗泄漏能量減少技術(shù) 泄漏能量消耗是今后工藝發(fā)展面臨的重要問題之一,泄漏控制的主要方式有: A. 輸入向量控制(IVC) B. 增加閾值電壓(MTCMOS,BBC) C. 關(guān)閉供應(yīng)電壓(power supply gating,簡稱PSG) D. 動(dòng)態(tài)電壓縮放 系統(tǒng)中的指令類型是多種多樣的,每種指令使用的功能部件或設(shè)備都是不同的,以往的任務(wù)調(diào)度和指令調(diào)度策略很少考慮到設(shè)備類型的因素.在新的低功耗技術(shù)支持下的系統(tǒng),這些可能是關(guān)鍵的因素.程序執(zhí)行期間對(duì)設(shè)