ARM9硬件平臺設(shè)計

1、.第5章 S3C2410嵌入式系統(tǒng)硬件構(gòu)架5.1 S3C2410微處理器簡介5.1.1 S3C2410片內(nèi)資源簡介 S3C2410是設(shè)計用于小型的手持設(shè)備及一般應(yīng)用，高性價比、低功耗、高性能微控制器解決方案，其包含如下內(nèi)部資源：1、 ARM920T核、工作頻率203MHz；2、 獨立的16KB的指令CACHE和16KB的數(shù)據(jù)CACHE；3、 MMU處理虛擬存儲器管理；4、LCD控制器（支持黑白、灰度、Color STN、TFT屏），觸摸屏接口；5、NAND FLASH控制器；片選邏輯和SDRAM控制器；6、SD/MMC接口支持；7、3通道UART；4個DMA通道； 8、1個多主I2C總線控制器

2、、1個IIS總線控制器；9、2通道SPI接口及用于時鐘處理的PLL電路10、4通道PWM定時器及一個內(nèi)部定時器；11、117個通用I/O口； 12、24個外部中斷源；13、兩個USB主/一個USB從；14、8通道10位ADC；15、實時時鐘及看門狗定時器等。5.1.2 S3C2410引腳分布及信號描述1、 S3C2410引腳分布S3C2410為272腳的FBGA封裝，體積很小，便于小型設(shè)備應(yīng)用，圖5-1為S3C2410的引腳分布圖： 圖5-1 S3C2410引腳分布（272-FBGA）2、 S3C2410引腳信號描述S3C2410的引腳按功能劃分，可分為不同的組，如總線控制信號、SDRAM/S

3、RAM控制信號、NAND Flash接口信號、LCD控制信號、中斷控制信號、IIC總線接口信號、IIS總線接口信號、電源等。下面按不同的引腳功能組，對每一引腳加以描述：（1）總線控制信號信號類型描述OM1:0I設(shè)置S3C2410X在TEST模式以及決定nGCS0的總線寬度00:Nand-boot 01:16-bit 10:32-bit 11:Test mode ADDR26:0O地址總線。輸出相應(yīng)塊的存儲器地址DATA31：0IO數(shù)據(jù)總線。在存儲器讀時輸入數(shù)據(jù)，存儲器寫時輸出數(shù)據(jù)?？偩€寬度可編程改變。8/16/32-bitnGCS7:0O通用片選。當(dāng)存儲器地址在每個bank的地址區(qū)域時，其片選

4、信號被激活,訪問周期的數(shù)量以及bank寬度可以編程改變。nWEO寫使能。指示當(dāng)前總線周期是寫周期。nOEO輸出使能。指示當(dāng)前總線周期是讀周期。nXBREQI總線保持請求。允許另一個總線主控器請求本地總線的控制。BACK激活表示總線控制請求已經(jīng)被允許。nXBACKO總線保持應(yīng)答。指示S3C2410X已經(jīng)放棄本地總線的控制并轉(zhuǎn)移到一個總線主控器。nWAITI請求延長當(dāng)前總線周期。只要nWAIT為低電平，當(dāng)前總線周期比能結(jié)束。 （2）SDRAM/SRAM控制信號信號類型描述nSRASOSDRAM行地址鎖存信號nSCASOSDRAM列地址鎖存信號nSCS1：0OSDRAM片選DQM3：0OSDRAM數(shù)

5、據(jù)屏蔽SCLK1：0OSDRAM時鐘SCKEOSDRAM時鐘使能nBE3：0O高字節(jié)/低字節(jié)使能（16-bit SRAM的情況）nWBE3：0O寫字節(jié)使能（3）NAND Flash接口信號信號類型描述CLEO命令鎖存使能ALEO地址鎖存使能nFCEONAND Flash片選NFREONAND Flash讀使能nFWEONAND Flash寫使能NCONINAND Flash配置R/nBINAND Flash Ready/Busy（4）LCD控制信號信號類型描述VD23:0OSTN/TFT/SEC TFT：LCD數(shù)據(jù)總線LCD_PWRENOSTN/TFT/SEC TFT：LCD屏電源使能控制信號

6、VCLK/LCD_HCLKOSTN/TFT：LCD時鐘信號VFRAME/ VSYNCOSTN：LCD幀信號；TFT：場同步信號VLINE/ HSYNCOSTN：LCD行信號；TFT：水平同步信號VM/VDENOSTN：交替改變行、列電壓極性；TFT：數(shù)據(jù)使能信號LENDOTFT：行結(jié)束信號（5）中斷控制信號信號類型描述EINT23：0I外部中斷請求（6）DMA接口信號信號類型描述nXDREQ1:0I外部DMA請求信號nXDACK1:0O外部DMA請求應(yīng)答信號（7）UART接口信號信號類型描述RxD2：0IUART接收數(shù)據(jù)信號線TxD2：0OUART發(fā)送數(shù)據(jù)信號線nCTS1：0IUART清除到發(fā)

7、送輸入信號nRTS1：0OUART請求到發(fā)送輸出信號UCLKIUART時鐘信號 （8）ADC接口信號信號類型描述AIN7：0AIADC輸入7：0，不用的時候必須接低VrefAIADC Vref （9）IIC總線接口信號信號類型描述IICSDAIOIIC總線數(shù)據(jù)IICSCLIOIIC總線時鐘 （10）IIS總線接口信號信號類型描述IISLRCKIOIIS總線通道選擇時鐘IISDOOIIS總線串行數(shù)據(jù)輸出IISDIIIIS總線串行數(shù)據(jù)輸入IISCLKIOIIS總線串行時鐘CODECLKOCODEC系統(tǒng)時鐘 （11）觸摸屏接口信號 信號類型描述nXPONO+X軸開關(guān)控制信號XMONO-X軸開關(guān)控制信

8、號nYPONO+Y軸開關(guān)控制信號YMONO-Y軸開關(guān)控制信號（12）USB主接口信號信號類型描述DN1：0IO來自USB主的DATA（-）DP1：0IO來自USB主的DATA（+）（13）USB從接口信號信號類型描述PDN0IO來自USB從的DATA（-）PDP0IO來自USB從的DATA（+）（14）SPI接口信號信號類型描述SPIMISO1:0IOSPI主數(shù)據(jù)輸入腳SPIMOSI1:0IOSPI主數(shù)據(jù)輸出腳SPICLK1:0IOSPI時鐘腳nSS1:0ISPI片選（僅用于從模式）（15）SD/MMC接口信號信號類型描述SDDAT3:0IOSD 接收/發(fā)送數(shù)據(jù)SDCMDIOSD 接收響應(yīng)/發(fā)

9、送命令SDCLKOSD 時鐘（16）GPIO接口信號信號類型描述GPn116：0IO通用輸入輸出口（17）定時器/PWM接口信號信號類型描述TOUT3：0O定時器輸出TCLK1：0I外部定時器時鐘輸入（18）JTAG測試邏輯信號信號類型描述nTRSTITAP控制器復(fù)位信號，用于復(fù)位TAP控制器。必須連接一個10K上拉電阻。TMSITAP控制器模式選擇，控制TAP控制器狀態(tài)的順序。必須連接一個10K上拉電阻。TCKITAP控制器時鐘，提供JTAG邏輯的時鐘輸入。必須連接一個10K上拉電阻。TDIITAP控制器數(shù)據(jù)輸入，是JTAG測試指令和數(shù)據(jù)的串行輸入。必須連接一個10K上拉電阻。TDOOTAP

10、控制器數(shù)據(jù)輸出，是JTAG測試指令和數(shù)據(jù)的串行輸出（19）復(fù)位、時鐘和電源控制信號信號類型描述nRESETST復(fù)位信號。必須保持4個MCLK的低電平以有效復(fù)位nRSTOUTO用于外部器件復(fù)位控制PWRENO1.8V核心電壓開關(guān)控制信號nBATT_FLTI監(jiān)測電池電壓OM3:2I決定時鐘怎樣產(chǎn)生00：Crystal 用于MPLL CLK源和UPLL CLK源01：Crystal 用于MPLL CLK源和EXTCLK用于UPLL CLK源10：EXTCLK用于MPLL CLK源和Crystal用于UPLL CLK源11：EXTCLK用于MPLL CLK源和UPLL CLK源EXTCLKI外部時鐘源

11、輸入。XTlpllAI用于內(nèi)部振蕩電路的Crystal輸入XTOpllAO用于內(nèi)部振蕩電路的Crystal輸出MPLLCAPAI用于主時鐘的濾波電容UPLLCAPAI用于USB時鐘的濾波電容XTIrtcAI用于RTC的32.768kHz Crystal輸入XTOrtcAO用于RTC的32.768kHz Crystal輸出CLKOUT1:0O時鐘輸出信號?？梢耘渲脼镸PLL CLK、UPLL CLK、FCLK、HCLK、PCLK之一（20）電源信號名稱描述VDDalivePS3C2410X復(fù)位模塊與口狀態(tài)寄存器VDD（1.8V）RTCVDD PS3C2410X RTC VDD（1.8V）VDDi

12、/VSSi PS3C2410X內(nèi)核邏輯VDD（1.8V）/VSSVDDi_MPLL/VSSi_MPLL PS3C2410X MPLL模擬與數(shù)字VDD（1.8V）/VSSVDDOP/VSSOP PS3C2410X IO口VDD（3.3V）/VSSVDDMOP/VSSMOP PS3C2410X 存儲器IO VDD（3.3V）/VSSVDDi_UPLL/VSSi_UPLL PS3C2410X UOLL模擬與數(shù)字VDD（1.8V）/VSSVDDA_ADC/VSSA_ADC PS3C2410X ADC VDD（3.3V）/VSS注：I、O、IO分別為輸入、輸出及輸入輸出； 2、AI、AO、P分別為模擬輸

13、入、模擬輸出及電源； 5.2 S3C2410最小系統(tǒng)設(shè)計一個嵌入式處理器是不能獨立工作的，必須給它供電、加上時鐘信號、提供復(fù)位信號，如果芯片沒有片內(nèi)程序存儲器，則還要加上存儲器系統(tǒng)，然后嵌入式處理器才可能工作。這些提供嵌入式處理器運行所必須的條件的電路與嵌入式處理器共同構(gòu)成了這個嵌入式處理器的最小系統(tǒng)。大多數(shù)基于ARM9處理器核的微控制器都有調(diào)試接口，這部分在芯片實際工作時不是必需的，但因為這部分在開發(fā)時很重要，所以把這部分也歸入到最小系統(tǒng)中。 微處理器在前面一節(jié)進(jìn)行了說明，下面按電源電路、時鐘電路、復(fù)位電路、存儲器系統(tǒng)、JTAG接口電路分別加以說明。5.2.1 電源電路電源電路為整個系統(tǒng)提供

14、能量，是整個系統(tǒng)工作的基礎(chǔ)，具有極其重要的地位。電源電路處理的好壞，將直接影響到整個系統(tǒng)的穩(wěn)定性、可靠性等。多電源系統(tǒng)的設(shè)計、電源的分配、印制板設(shè)計中電源的設(shè)計等，都是必須考慮的。電源電路的設(shè)計，一般要考慮輸入電壓的范圍、最大電流；輸出電壓值、最大電流、最大功率；輸出紋波大??；安全方面的要求；電池兼容和電磁干擾的要求；體積方面的要求；成本方面的要求等。ARM嵌入式系統(tǒng)為多電源系統(tǒng)，I/O一般為3.3V供電，內(nèi)核為2.5V供電（S3C44B0）、 1.8V供電（S3C2410）或1.25V供電（PXA255），有可能還包含5V或12V等電源； 一般將數(shù)字電源和模擬電源分別供電；要求電源紋波比較小

15、，一般采用LDO供電。 有很多廠家均生產(chǎn)LDO DC-DC轉(zhuǎn)換芯片，如Maxim、Linear、 Sipex 、TI、 Microchip等；轉(zhuǎn)換到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等； 轉(zhuǎn)換到3.3V的芯片有LT1086CM-3.3，REG1117-3.3等；如下圖5-2為轉(zhuǎn)換到3.3V的轉(zhuǎn)換電路；圖5-3為3V到1.8V的轉(zhuǎn)換電路。其中LT1086CM-3.3的輸入電壓范圍為4.5V-18V,額定輸出電流1.5A，輸出電壓3.3V。MAX8860-1.8V的輸入電壓范圍為2.5V-6.5V,額定輸出電流200mA,輸出電壓1.8V,低輸出噪聲，過

16、溫及短路保護等功能,。 圖5-2 5V/3.3V轉(zhuǎn)換電路 圖5-3 3.3V/1.8V轉(zhuǎn)換電路5.2.2 時鐘電路目前所有的微處理器均為時序電路，需要一個時鐘信號才能工作，大多數(shù)微處理器具有內(nèi)部晶體振蕩器。簡單的方法是利用微處理器內(nèi)部的晶體振蕩器，但有些場合（如需減少功耗、需要嚴(yán)格同步等情況）需要使用外部振蕩源提供時鐘信號。如圖5-4 為使用內(nèi)部晶體振蕩器的時鐘電路，圖5-5 使用外部振蕩源的時鐘電路。OM2、OM3的不同設(shè)置，用于S3C2410區(qū)別是使用的內(nèi)部晶體振蕩器還是外部振蕩源產(chǎn)生主時鐘及USB時鐘?？梢允褂霉潭ǖ臅r鐘源，如有源晶振等圖5-4 使用內(nèi)部晶體振蕩器的時鐘電路 圖5-5 使

17、用外部振蕩源的時鐘電路 5.2.3 復(fù)位電路 復(fù)位電路有RC復(fù)位電路、監(jiān)控芯片復(fù)位電路、看門狗復(fù)位電路等。如圖5-6為由RC電路及施密特觸發(fā)器組成的復(fù)位電路；圖5-7為由監(jiān)控芯片組成的復(fù)位電路： 圖5-6 由RC電路及施密特觸發(fā)器 圖5-7 由監(jiān)控芯片組成的組成的復(fù)位電路 復(fù)位電路電路說明：1、 如圖5-7，在電源上電時，電容CD1上的電壓（即A點電壓）為低電平，則B點的電壓也為低電平；在電阻R1和電容CD1組成充放電電路的作用下，A點電壓將逐漸升高，當(dāng)電壓升到施密特觸發(fā)器的臨界點時，B點的電壓將為高電平。從而產(chǎn)生上電復(fù)位信號。B點由低電平變?yōu)楦唠娖降臅r長，與電阻R和電容CD1組成的RC電路的

18、時間常數(shù)R*C有關(guān)。2、 如圖5-8，IMP706TESA為看門狗及電壓監(jiān)控芯片，內(nèi)含1個1.6秒的看門狗定時器。當(dāng)電源電壓低于監(jiān)控的門限電壓（3.08V）時，/RESET輸出低電平，并產(chǎn)生200ms的復(fù)位延遲；當(dāng)電源電壓高于監(jiān)控的門限電壓時，/RESET將輸出高電平，從而產(chǎn)生上電復(fù)位信號。當(dāng)WDI無喂狗脈沖信號時，1.6秒的看門狗定時器將溢出，導(dǎo)致WDO端輸出低電平，如果JP1短接，則/MR端也為低電平，從而產(chǎn)生看門狗復(fù)位，并產(chǎn)生200ms的復(fù)位延遲。5.2.4 存儲器系統(tǒng)1、 flash Flash存儲器是一種可在系統(tǒng)（In-System）進(jìn)行電擦寫，掉電后信息不丟失的存儲器。它具有低功耗

19、、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點，并且可由內(nèi)部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。作為一種非易失性存儲器，F(xiàn)lash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。常用的Flash為8位或16位的數(shù)據(jù)寬度，編程電壓為單3.3V。主要的生產(chǎn)廠商為INTEL、ATMEL、AMD、HYUNDAI等。下面以INTEL公司的FLASH芯片TE28F128為例，介紹flash芯片的引腳分布、信號描述、接口電路等。1） TE28F128引腳分布，參見圖5-8： 圖5-8 TE28F128引腳分布 2） TE28F

20、128信號描述如下：信號類型描述A23A0I地址輸入總線DQ15DQ0IO數(shù)據(jù)輸入輸出引腳CE0、CE1、CE2I激活芯片的控制邏輯/OEI輸出使能/WEI寫使能/RPI復(fù)位/下電控制/BYTEI字節(jié)使能，低電平，x8模式；高電平，x16模式；STSO指示內(nèi)部狀態(tài)機的狀態(tài)VPENI擦除/編程/加鎖使能VCC/GNDP內(nèi)部電源地/輸入緩存區(qū)電源/地VCCQ/GNDP輸出緩存區(qū)電源/地3）TE28F128接口電路，參見圖5-9。接口包含數(shù)據(jù)線接口信號D0D31，地址線接口信號A2A25，控制信號線nOE、nWE、nGCS0及復(fù)位控制信號線nRESET。 圖5-9 TE28F128接口電路2、SDR

21、AMSDRAM的全稱為同步動態(tài)隨機存取存儲器。SDRAM具有訪問速度快、單位空間存儲容量大和價格便宜等優(yōu)點，已廣泛應(yīng)用在各種嵌入式系統(tǒng)中。SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，為避免數(shù)據(jù)丟失，必須定時刷新（充電）。因此，要在系統(tǒng)中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路。S3C2410X在片內(nèi)具有獨立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。與Flash存儲器相比較，SDRAM不具有掉電保持?jǐn)?shù)據(jù)的特性，但其存取速度大大高于Flash存儲器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運行空間，數(shù)據(jù)及堆棧區(qū)。目前

22、常用的SDRAM為8位/16位的數(shù)據(jù)寬度，工作電壓一般為3.3V。主要的生產(chǎn)廠商為HYUNDAI、Winbond等。他們生產(chǎn)的同型器件一般具有相同的電氣特性和封裝形式，可通用。 下面以HYUNDAI公司的SDRAM芯片57V561620為例，介紹SDRAM芯片的引腳分布、信號描述、接口電路等。1）57V561620引腳分布，參見圖5-10： 圖5-10 57V561620引腳分布2）57V561620信號描述如下：信號類型描述A12A0地址總線行地址A0A12，列地址A0A8，自動預(yù)充電標(biāo)志A10BS0、BS1組地址選擇用于片內(nèi)4個組的選擇DQ15DQ0數(shù)據(jù)總線數(shù)據(jù)輸入輸出引腳/CS片選禁止或

23、使能除CLK、CKE或DQM外的其它輸入信號CLK時鐘同步時鐘輸入CKE時鐘使能時鐘使能信號/RAS 行地址選擇參照功能真值表，/RAS、/CAS、/WE定義相應(yīng)的操作/CAS列地址選擇/WE寫使能DQM0DQM3數(shù)據(jù)I/O屏蔽在讀模式下，控制輸出緩存；在寫模式下屏蔽輸入數(shù)據(jù)VDD/VSS電源/地內(nèi)部電源地/輸入緩存區(qū)電源/地VDDQ/VSSQ電源/地輸出緩存區(qū)電源/地3）57V561620接口電路，參見圖5-11。接口包含數(shù)據(jù)線接口信號D0D31，地址線接口信號A2A14，控制信號線nWE、nSCAS、nSRAS、SCLK0、SCKE、nWBE0、nWBE1、nGCS6。 圖5-11 57V

24、561620接口電路5.2.5 JTAG接口電路JTAG(Joint Test Action Group，聯(lián)合測試行動小組)是一種國際標(biāo)準(zhǔn)測試協(xié)議，主要用于芯片內(nèi)部測試及對系統(tǒng)進(jìn)行仿真、調(diào)試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。JTAG接口還常用于實現(xiàn)ISP（In-System Programmable在系統(tǒng)編程）功能，如對FLASH器件進(jìn)行編程等。通過JTAG接口，可對芯片內(nèi)部的所有部件進(jìn)行訪問，因而是開發(fā)調(diào)試嵌入式系統(tǒng)的一種簡潔高效的手段。目前大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。標(biāo)準(zhǔn)的JTA

25、G接口是4線：TMS、TCK、TDI、TDO，分別為測試模式選擇、測試時鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。目前ARM嵌入式系統(tǒng)，JTAG接口的連接有兩種標(biāo)準(zhǔn)，即14針接口和20針接口。1、 14針JTAG接口及定義如下：2、 20針JTAG接口及定義如下：3、典型的JTAG接口電路如圖5-12所示為典型的JTAG接口電路。因為S3C2410的JTAG接口為CMOS電路，為了防止JTAG接口影響程序的正常運行，在nTRST、TDI、TMS、TCK輸入接口信號上應(yīng)接上拉電阻。 圖5-12 JTAG接口電路5.3 S3C2410片內(nèi)接口5.3.1 中斷接口電路CPU與外設(shè)之間傳輸數(shù)據(jù)的控制方式通常有3

26、種：查詢方式、中斷方式和DMA方式。查詢方式的優(yōu)點是硬件開銷小，使用起來比較簡單。但在此方式下，CPU要不斷地查詢外設(shè)的狀態(tài)，當(dāng)外設(shè)未準(zhǔn)備好時，CPU就只能循環(huán)等待，不能執(zhí)行其它程序，這樣就浪費了CPU的大量時間，降低了CPU的利用率。為了解決這個矛盾，通常采用中斷傳送方式，即當(dāng)CPU進(jìn)行主程序操作時，外設(shè)的數(shù)據(jù)已存入輸入端口的數(shù)據(jù)寄存器；或端口的數(shù)據(jù)輸出寄存器已空，由外設(shè)通過接口電路向CPU發(fā)出中斷請求信號，CPU在滿足一定的條件下，暫停執(zhí)行當(dāng)前正在執(zhí)行的主程序，轉(zhuǎn)入執(zhí)行相應(yīng)能夠進(jìn)行輸入/輸出操作的子程序，待輸入/輸出操作執(zhí)行完畢之后，CPU再返回并繼續(xù)執(zhí)行原來被中斷的主程序。這樣CPU就避

27、免了把大量時間耗費在等待、查詢狀態(tài)信號的操作上，使其工作效率得以大大提高。能夠向CPU發(fā)出中斷請求的設(shè)備或事件稱為中斷源。系統(tǒng)引入中斷機制后，CPU與外設(shè)（甚至多個外設(shè)）處于“并行”工作狀態(tài)，便于實現(xiàn)信息的實時處理和系統(tǒng)的故障處理。中斷方式的原理示意圖如圖5-13所示。圖5-13 中斷處理示意圖1） 中斷響應(yīng)中斷源向CPU發(fā)出中斷請求，若優(yōu)先級別最高，則CPU在滿足一定的條件下，可中斷當(dāng)前程序的運行，保護好被中斷的主程序的斷點及現(xiàn)場信息；然后，根據(jù)中斷源提供的信息，找到中斷服務(wù)子程序的入口地址，轉(zhuǎn)去執(zhí)行新的程序段，這就是中斷響應(yīng)。CPU響應(yīng)中斷是有條件的，如內(nèi)部允許中斷、中斷未被屏蔽、當(dāng)前指令

28、執(zhí)行完等。2） 中斷服務(wù)子程序CPU響應(yīng)中斷以后，就會中止當(dāng)前的程序，轉(zhuǎn)去執(zhí)行一個中斷服務(wù)子程序，以完成為相應(yīng)設(shè)備的服務(wù)。中斷服務(wù)子程序的一般結(jié)構(gòu)如圖5-14所示。圖5-14 中斷服務(wù)子程序處理流程 保護現(xiàn)場（由一系列的壓棧指令完成）。目的是為了保護那些與主程序中有沖突的寄存器(如r0，r1，r2等)。如果中斷服務(wù)子程序中所使用的寄存器與主程序中所使用的寄存器等沒有沖突，則這一步可以省略。 中斷處理。中斷處理程序在檢查到相應(yīng)的中斷源后，調(diào)用對應(yīng)的中斷處理程序完成。 恢復(fù)現(xiàn)場并返回（由一系列的出棧指令完成）。是與保護現(xiàn)場對應(yīng)的，但要注意數(shù)據(jù)恢復(fù)的次序，以免混亂。由于中斷服務(wù)子程序需要打斷主程序的

29、執(zhí)行，因此其處理應(yīng)該及時完成，較長時間的延時將導(dǎo)致系統(tǒng)性能嚴(yán)重下降。S3C2410可接24路外部中斷，可通過不同的信號觸發(fā)方式請求，EXTINTn寄存器可配置為低電平觸發(fā)、高電平觸發(fā)、下降沿觸發(fā)、上升沿觸發(fā)、或兩個沿均觸發(fā)；有8個外部中斷腳帶數(shù)字濾波器，它們是EINT16-EINT23；僅16個外部中斷腳可用于喚醒源，它們是EINT0-EINT15。如圖5-15為中斷接口電路，當(dāng)按鍵S1未按下時，EXINT2為高電平；當(dāng)按鍵S1按下時，EXINT2為低電平，如果設(shè)置外部中斷2為下降沿觸發(fā)，并允許外部中斷、外部中斷2不被屏蔽，則每次按鍵S1按下，均將觸發(fā)微處理器處理外部中斷2的中斷請求。 圖5-

30、15 中斷接口電路5.3.2 GPIO接口電路GPIO即通用可編程IO口的縮寫。S3C2410有117個可編程的多功能輸入/輸出端口，大部分端口均可用于特殊功能。GPIO的操作，通過端口配置寄存器、端口數(shù)據(jù)寄存器、端口上拉寄存器、混雜控制寄存器、外部中斷控制寄存器等進(jìn)行操作。端口配置寄存器決定每個端口的功能，是作為特殊功能端口、輸入口還是輸出口；當(dāng)端口配置作為輸出時，數(shù)據(jù)能夠被寫到端口數(shù)據(jù)寄存器的相應(yīng)位來控制此輸出端口的狀態(tài)，當(dāng)端口配置作為輸入時，可通過讀端口數(shù)據(jù)寄存器的相應(yīng)位而得到對應(yīng)端口的狀態(tài)；端口上拉寄存器控制每一端口組的上拉電阻使能或禁止；混雜控制寄存器控制數(shù)據(jù)端口上拉電阻、高阻狀態(tài)、

31、USB節(jié)點和時鐘選擇；外部中斷控制寄存器設(shè)置外部中斷觸發(fā)的不同觸發(fā)方式。 S3C2410的GPIO端口設(shè)置靈活、控制也非常方便。圖5-16GPIO接口電路，為利用GPIO口的輸出控制4個發(fā)光二極管、利用輸入采集兩個按鍵的值。 圖5-16 GPIO接口電路5.3.3 UART異步串行接口電路串行通信接口電路一般由可編程的串行接口芯片、波特率發(fā)生器、EIA與TTL電平轉(zhuǎn)換器以及地址譯碼電路組成。采用的通信協(xié)議有兩類：異步協(xié)議和同步協(xié)議。隨著大規(guī)模集成電路技術(shù)的發(fā)展，通用的同步UART和異步UART接口芯片種類越來越多，它們的基本功能是類似的。采用這些芯片作為串行通信接口電路的核心芯片，會使電路結(jié)構(gòu)

32、比較簡單。下面介紹了異步串行通信的基本原理、串行接口的物理層標(biāo)準(zhǔn)以及S3C2410X串行口控制器。1. 異步串行通信異步串行方式是將傳輸數(shù)據(jù)的每個字符一位接一位(例如先低位、后高位)地傳送。數(shù)據(jù)的各不同位可分時使用同一傳輸通道，因此串行I/O可以減少信號連線，最少用一對線即可進(jìn)行。接收方對于同一根線上一連串的數(shù)字信號，首先要分割成位，再按位組成字符。為了恢復(fù)發(fā)送的信息，雙方必須協(xié)調(diào)工作。在微型計算機中大量使用異步串行I/O方式，雙方使用各自的時鐘信號，而且允許時鐘頻率有一定誤差，因此實現(xiàn)較容易。但是由于每個字符都要獨立確定起始和結(jié)束(即每個字符都要重新同步)，字符和字符間還可能有長度不定的空閑

33、時間，因此效率較低。圖5-17給出異步串行通信中一個字符的傳送格式。開始前，線路處于空閑狀態(tài)，送出連續(xù)1。傳送開始時，首先發(fā)一個0作為起始位，然后出現(xiàn)在通信線上的是字符的二進(jìn)制編碼數(shù)據(jù)。每個字符的數(shù)據(jù)位長可以約定為5位、6位、7位或8位，一般采用ASCII編碼。后面是奇偶校驗位，根據(jù)約定，用奇偶校驗位將所傳字符中為1的位數(shù)湊成奇數(shù)個或偶數(shù)個；也可以約定不要奇偶校驗，這樣就取消奇偶校驗位。最后是表示停止位的1信號，這個停止位可以約定持續(xù)1位、1.5位或2位的時間寬度。至此一個字符傳送完畢，線路又進(jìn)入空閑，持續(xù)為1。經(jīng)過一段隨機的時間后，下一個字符開始傳送才又發(fā)出起始位。每一個數(shù)據(jù)位的寬度等于傳送

34、波特率的倒數(shù)。微機異步串行通信中，常用的波特率為110，150，300，600，1200，2400，4800，9600， 115200bps等。圖5-17串行通信字符格式2. 串行接口的物理層標(biāo)準(zhǔn)通用的串行I/O接口有許多種，現(xiàn)就最常見的2種標(biāo)準(zhǔn)作簡單介紹。1) EIA RS-232C這是美國電子工業(yè)協(xié)會推薦的一種標(biāo)準(zhǔn)(Electronic Industries Association Recoilmended Standard)。它在一種25針接插件(DB25)上定義了串行通信的有關(guān)信號。這個標(biāo)準(zhǔn)后來被世界各國所接受，并使用到計算機的I/O接口中。在實際異步串行通信中，并不要求用全部的RS-

35、232C信號，許多PC/XT兼容機僅用15針接插件(DB15)來引出其異步串行I/O信號，而PC中更是大量采用9針接插件(DB9)來擔(dān)當(dāng)此任。圖5-18分別給出了DB25和DB9的引腳定義，表5-1列出了引腳的名稱以及簡要說明。 圖5-18 DB25和DB9引腳定義表5-1 引腳說明：引腳名稱全 稱說 明FGFrame Ground連到機器的接地線TXDTransmitted Data數(shù)據(jù)輸出線RXDReceived Data數(shù)據(jù)輸入線RTSRequest to Send要求發(fā)送數(shù)據(jù)CTSClear to Send回應(yīng)對方發(fā)送的RTS的發(fā)送許可，告訴對方可以發(fā)送DSRData Set Read

36、y告知本機在待命狀態(tài)DTRData Terminal Ready告知數(shù)據(jù)終端處于待命狀態(tài)CDCarrier Detect載波檢出，用以確認(rèn)是否收到Modem的載波SGSignal Ground信號線的接地線（嚴(yán)格的說是信號線的零標(biāo)準(zhǔn)線）圖5-19給出了兩臺微機利用RS-232C接口通信的兩種基本連接方式。簡單連接完全連接圖5-19 RS-232連線圖2) 信號電平規(guī)定RS-232C規(guī)定了雙極性的信號邏輯電平, 它是一套負(fù)邏輯定義：-3V到-25V之間的電平表示邏輯“1”；+3V到+25V之間的電平表示邏輯“0”。以上標(biāo)準(zhǔn)稱為EIA電平。PC/XT系列使用的信號電平是-12V和+12V，符合EI

37、A標(biāo)準(zhǔn)；但在計算機內(nèi)部流動的信號都是TTL電平，因此這中間需要用電平轉(zhuǎn)換電路。常用專門的RS-232接口芯片，如SP3232、SP3220等，在TTL電平和EIA電平之間實現(xiàn)相互轉(zhuǎn)換。PC/XT系列以這種方式進(jìn)行串行通信時，在波特率不高于9 600 bps的情況下，理論上通信線的長度限制為15 m。3. S3C2410X串行口控制器S3C2410X自帶三個異步串行口控制器，每個控制器有16字節(jié)的FIFO（先入先出寄存器），最大波特率115.2 Kbps。每個UART有7種狀態(tài)：溢出錯誤，校驗錯誤，幀錯誤，暫停態(tài)、接收緩沖區(qū)準(zhǔn)備好、發(fā)送緩沖區(qū)空、發(fā)送移位緩沖器空。這些狀態(tài)可由相應(yīng)的UTRSTAT

38、n或UERSTATn寄存器表示，并且與發(fā)送/接收緩沖區(qū)相對應(yīng)的有錯誤緩沖區(qū)。如圖5-20 UART異步串行接口電路，通過串行口接口芯片SP3232ECA，實現(xiàn)TTL電平和EIA電平之間的相互轉(zhuǎn)換，并實現(xiàn)硬件流控功能，從而使S3C2410嵌入式系統(tǒng)能和PC機進(jìn)行串行數(shù)據(jù)通信。圖5-20 UART異步串行接口電路5.3.4 LCD顯示器接口電路1. LCD（Liquid Crystal Display）原理LCD（Liquid Crystal Display）俗稱液晶。液晶得名于其物理特性：它的分子晶體以液態(tài)存在而非固態(tài)。LCD顯示器的基本原理就是通過給不同的液晶單元供電，控制其光線的通過與否，從

39、而達(dá)到顯示目的。因此，LCD的驅(qū)動控制歸于對每個液晶單元的通斷電的控制。每個液晶單元都對應(yīng)著一個電極，對其通電，便可使光線通過（也有剛好相反的，即不通電時光線通過，通電時光線不通過）。光源的提供方式有2種：透射式和反射式。筆記本電腦的LCD顯示屏即為透射式，屏后面有一個光源，因此外界環(huán)境可以不需要光源。而一般微控制器上使用的LCD為反射式，需要外界提供光源，靠反射光來工作。2. LCD 的驅(qū)動控制1) 總線驅(qū)動方式：一般帶有驅(qū)動模塊的LCD顯示屏使用這種驅(qū)動方式，這種LCD可以方便地與各種低檔單片機進(jìn)行接口，如8051系列單片機。由于LCD已經(jīng)帶有驅(qū)動硬件電路，因此模塊給出的是總線接口，便于與

40、單片機的總線進(jìn)行接口。驅(qū)動模塊具有八位數(shù)據(jù)總線，外加一些電源接口和控制信號。而且還自帶顯示緩存，只需要將要顯示的內(nèi)容送到顯示緩存中就可以實現(xiàn)內(nèi)容的顯示。由于只有8條數(shù)據(jù)線，因此常常通過引腳信號來實現(xiàn)地址與數(shù)據(jù)線復(fù)用，以達(dá)到把相應(yīng)數(shù)據(jù)送到相應(yīng)顯示緩存的目的。2) 掃描器控制方式：另外一種LCD顯示屏，沒有驅(qū)動電路，需要與驅(qū)動電路配合使用。這種LCD體積小，但需要另外的驅(qū)動芯片。通常可以使用帶有LCD 驅(qū)動能力的高檔MCU 驅(qū)動，如ARM系列的S3C2410X。S3C2410X中具有內(nèi)置的LCD控制器，它具有將顯示緩存（在系統(tǒng)存儲器中）中的圖象數(shù)據(jù)傳輸?shù)酵獠縇CD驅(qū)動電路的邏輯功能。S3C2410

41、X中內(nèi)置的LCD控制器可支持灰度LCD和彩色LCD。在灰度LCD上，使用基于時間的抖動算法（time-based dithering algorithm）和FRC (Frame Rate Control)方法，可以支持單色、4級灰度和16級灰度模式的灰度LCD；在彩色LCD上，可以支持4K級彩色STN或256K級彩色TFT。對于不同尺寸的LCD，具有不同數(shù)量的垂直和水平象素、數(shù)據(jù)接口的數(shù)據(jù)寬度、接口時間及刷新率，并可對LCD控制器進(jìn)行編程，從而設(shè)置相應(yīng)的值，以適應(yīng)不同的LCD顯示板。圖5-21為S3C2410X中內(nèi)置的LCD控制器的邏輯框圖，它同時支持STN和TFT LCD顯示器。LCD控制器

42、用于傳輸顯示數(shù)據(jù)并產(chǎn)生必要的控制信號，如VFRAME/VSYNC,VLINE/HSYNC,VCLK,和VM/VDEN在STN屏?xí)r分別為幀同步信號、行同步信號、時鐘同步信號、交替行和列電壓的極性；在TFT屏?xí)r分別為垂直同步信號、水平同步信號、時鐘同步信號、數(shù)據(jù)使能信號。除了控制信號外，還有顯示數(shù)據(jù)的數(shù)據(jù)端口VD23:0。LCD控制器包含REGBANK,LCDCDMA,VIDPRCS,和TIMEGEN。REGBANK具有18個可編程寄存器，用于配置LCD控制器。LCDCDMA為專用DMA，它可以自動地將顯示數(shù)據(jù)從幀內(nèi)存中傳送到LCD驅(qū)動器中。通過專用DMA，可以在不需要CPU介入的情況下顯示數(shù)據(jù)。

43、圖5-21 LCD控制器邏輯框圖5.3.5 觸摸屏接口電路1. 觸摸屏的基本原理觸摸屏按其工作原理的不同分為表面聲波屏、電容屏、電阻屏和紅外屏幾種。每一類觸摸屏都有其各自的優(yōu)缺點，下面簡單介紹每一類觸摸屏技術(shù)的工作原理和特點。1）電阻技術(shù)觸摸屏電阻觸摸屏的主要部分是一塊與顯示器表面非常配合的電阻薄膜屏， 這是一種多層的復(fù)合薄膜，它以一層玻璃或硬塑料平板作為基層，表面涂有一層透明氧化金屬 （ITO氧化銦，透明的導(dǎo)電電阻）導(dǎo)電層，上面再蓋有一層外表面硬化處理、光滑防擦的塑料層 、它的內(nèi)表面也涂有一層ITO涂層 、在他們之間有許多細(xì)小的（小于1/1000英寸）的透明隔離點把兩層導(dǎo)電層隔開絕緣 。當(dāng)手

44、指觸摸屏幕時，兩層導(dǎo)電層在觸摸點位置就有了接觸，如圖5-22，控制器偵測到這一接觸并計算出（X，Y ）的位置，再根據(jù)模擬鼠標(biāo)的方式運作。這就是電阻技術(shù)觸摸屏的最基本的原理。這種觸摸屏的特點是：圖5-22 電阻觸摸屏觸摸示意圖 高解析度，高速傳輸反應(yīng)。 表面硬度處理，減少擦傷、刮傷及防化學(xué)處理。 具有光面及霧面處理。 一次校正，穩(wěn)定性高，永不漂移。2）表面聲波技術(shù)觸摸屏表面聲波技術(shù)是利用聲波在物體的表面進(jìn)行傳輸，當(dāng)有物體觸摸到表面時，阻礙聲波的傳輸，換能器偵測到這個變化，反映給計算機，進(jìn)而進(jìn)行鼠標(biāo)的模擬。表面聲波屏特點： 清晰度較高，透光率好。 高度耐久，抗刮傷性良好。 一次校正不漂移。 反應(yīng)靈

45、敏。 適合于辦公室、機關(guān)單位及環(huán)境比較清潔的場所。表面聲波屏需要經(jīng)常維護，因為灰塵，油污甚至飲料的液體沾污在屏的表面，都會阻塞觸摸屏表面的導(dǎo)波槽，使波不能正常發(fā)射，或使波形改變而控制器無法正常識別， 從而影響觸摸屏的正常使用，用戶需嚴(yán)格注意環(huán)境衛(wèi)生。必須經(jīng)常擦抹屏的表面以保持屏面的光潔，并定期作一次全面徹底擦除。3) 電容技術(shù)觸摸屏利用人體的電流感應(yīng)進(jìn)行工作。用戶觸摸屏幕時，由于人體電場，用戶和觸摸屏表面形成一個耦合電容，對于高頻電流來說，電容是直接導(dǎo)體，于是手指從接觸點吸走一個很小的電流。這個電流會從觸摸屏的四角上的電極中流出，并且流經(jīng)這四個電極的電流與手指到四角的距離成正比， 控制器通過對

46、這四個電流比例的精確計算，得出觸摸點的位置。電容觸摸屏的特點： 對大多數(shù)的環(huán)境污染物有抗力。 人體成為線路的一部分，因而漂移現(xiàn)象比較嚴(yán)重。 帶手套不起作用。 需經(jīng)常校準(zhǔn)。 不適用于金屬機柜。 當(dāng)外界有電感和磁感的時候，會使觸摸屏失靈。2. 觸摸屏與顯示器的配合一般觸摸屏將觸摸時的X、Y方向的電壓值送到A/D轉(zhuǎn)換接口，經(jīng)過A/D轉(zhuǎn)換后的X與Y 值僅是對當(dāng)前觸摸點的電壓值的A/D轉(zhuǎn)換值，它不具有實用價值。這個值的大小不但與觸摸屏的分辨率有關(guān)，而且也與觸摸屏與LCD 貼合的情況有關(guān)。如圖5-23以四線電阻式觸摸屏為例：圖5-23觸摸屏輸入示意圖每次按壓后，將產(chǎn)生X方向和Y方向的2個電壓信號，它經(jīng)過A

47、/D得到相應(yīng)的值，LCD分辨率與觸摸屏的分辨率一般是不一樣的，坐標(biāo)也不一樣，因此，如果想得到體現(xiàn)LCD坐標(biāo)的觸摸屏位置，還需要在程序中進(jìn)行轉(zhuǎn)換。3. S3C2410X的觸摸屏控制S3C2410X支持觸摸屏接口，如圖5-24為S3C2410的觸摸屏接口電路圖。 5-24 S3C2410的觸摸屏接口電路圖圖中，AIN7與觸摸屏的X+連接，用于采集Y軸的坐標(biāo)值；AIN5與觸摸屏的Y+連接，用于采集X軸的坐標(biāo)值。nXPON和XMON用于控制X屏是否加電場，nYPON、YMON用于控制Y屏是否加電場。5.3.6 IIC接口電路1. I2C總線介紹I2C總線是一種用于IC器件之間連接的二線制總線。它通過S

48、DA（串行數(shù)據(jù)線）及SCL（串行時鐘線）兩根線在連到總線上的器件之間傳送數(shù)據(jù)，并根據(jù)地址識別每個器件：不管是單片機、存儲器、LCD驅(qū)動器還是鍵盤接口。I2C能用于替代標(biāo)準(zhǔn)的并行總線，能連接各種集成電路和功能模塊。支持I2C的設(shè)備有單片機、ADC、DAC、存儲器、LCD控制器、LED驅(qū)動器以及實時時鐘等。1) I2C總線的基本結(jié)構(gòu)采用I2C總線標(biāo)準(zhǔn)的單片機或IC器件，其內(nèi)部不僅有I2C接口電路，而且將內(nèi)部各單元電路按功能劃分為若干相對獨立的模塊，通過軟件尋址實現(xiàn)片選，減少了器件片選線的連接。CPU不僅能通過指令將某個功能單元掛靠或摘離總線，還可對該單元的工作狀況進(jìn)行檢測，從而實現(xiàn)對硬件系統(tǒng)簡單而

49、靈活的擴展與控制。I2C總線接口電路結(jié)構(gòu)如圖5-25所示。圖5-25 I2C總線接口電路結(jié)構(gòu)2) 雙向傳輸?shù)慕涌谔匦詡鹘y(tǒng)的單片機串行接口的發(fā)送和接收一般都各用一條線，如MCS51系列的TXD和RXD，而I2C總線則根據(jù)器件的功能通過軟件程序使其可工作于發(fā)送或接收方式。當(dāng)某個器件向總線上發(fā)送信息時，它就是發(fā)送器(也叫主器件)，而當(dāng)其從總線上接收信息時，又成為接收器(也叫從器件)。主器件用于啟動總線上傳送數(shù)據(jù)并產(chǎn)生時鐘以開放傳送的器件，此時任何被尋址的器件均被認(rèn)為是從器件。I2C總線的控制完全由掛接在總線上的主器件送出的地址和數(shù)據(jù)決定。在總線上，既沒有中心機，也沒有優(yōu)先機?？偩€上主和從(即發(fā)送和接

50、收)的關(guān)系不是一成不變的，而是取決于此時數(shù)據(jù)傳送的方向。SDA和SCL均為雙向I/O線，通過上拉電阻接正電源。當(dāng)總線空閑時，兩根線都是高電平。連接總線的器件的輸出級必須是集電極或漏極開路，以具有線“與”功能。I2C總線的數(shù)據(jù)傳送速率在標(biāo)準(zhǔn)工作方式下為100 kbps，快速方式下最高傳送速率達(dá)400 kbps。3) I2C總線上的時鐘信號在I2C總線上傳送信息時的時鐘同步信號是由掛接在SCL時鐘線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件，一旦某個器件的時鐘信號下跳為低電平，將使SCL線一直保持低電平，使SCL線上的所有器件開始低電平期。此時，低電平周期短的

51、器件的時鐘由低至高的跳變并不能影響SCL線的狀態(tài)，于是這些器件將進(jìn)入高電平等待的狀態(tài)。當(dāng)所有器件的時鐘信號都上跳為高電平時，低電平期結(jié)束，SCL線被釋放返回高電平，即所有器件都同時開始其高電平期。其后，第一個結(jié)束高電平期的器件又將SCL線拉成低電平。這樣就在SCL線上產(chǎn)生一個同步時鐘?？梢姡瑫r鐘低電平時間由時鐘低電平期最長的器件確定，而時鐘高電平時間由時鐘高電平期最短的器件確定。4) 數(shù)據(jù)的傳送在數(shù)據(jù)傳送過程中，必須確認(rèn)數(shù)據(jù)傳送的開始和結(jié)束。在I2C總線技術(shù)規(guī)范中，開始和結(jié)束信號（也稱啟動和停止信號）的定義如圖5-26所示。當(dāng)時鐘線SCL為高電平時，數(shù)據(jù)線SDA由高電平跳變?yōu)榈碗娖蕉x為“開始

52、”信號；當(dāng)SCL線為高電平時，SDA線發(fā)生低電平到高電平的跳變?yōu)椤敖Y(jié)束”信號。開始和結(jié)束信號都是由主器件產(chǎn)生。在開始信號以后，總線即被認(rèn)為處于忙狀態(tài)；在結(jié)束信號以后的一段時間內(nèi)，總線被認(rèn)為是空閑的。圖5-26 I2C總線啟動和停止信號的定義I2C總線的數(shù)據(jù)傳送格式是：在I2C總線開始信號后，送出的第1個字節(jié)數(shù)據(jù)用來選擇從器件地址，其中前7位為地址碼，第8位為方向位(R/W)。方向位為0表示發(fā)送，即主器件把信息寫到所選擇的從器件；方向位為1表示主器件將從從器件讀信息。開始信號后，系統(tǒng)中的各個器件將自己的地址和主器件送到總線上的地址進(jìn)行比較，如果與主器件發(fā)送到總線上的地址一致，則該器件即為被主器件

53、尋址的器件，其接收信息還是發(fā)送信息則由第8位(R/W)確定。在I2C總線上每次傳送的數(shù)據(jù)字節(jié)數(shù)不限，但每一個字節(jié)必須為8位，而且每個傳送的字節(jié)后面必須跟一個認(rèn)可位（第9位），也叫應(yīng)答位（ACK）。數(shù)據(jù)的傳送過程如圖5-27所示。每次都是先傳最高位。通常從器件在接收到每個字節(jié)后都會作出響應(yīng)，即釋放SCL線返回高電平，準(zhǔn)備接收下一個數(shù)據(jù)字節(jié)，主器件可繼續(xù)傳送。如果從器件正在處理一個實時事件而不能接收數(shù)據(jù)（例如正在處理一個內(nèi)部中斷，在這個中斷處理完之前就不能接收I2C總線上的數(shù)據(jù)字節(jié)），則可使時鐘SCL線保持低電平，從器件必須使SDA保持高電平，此時主器件產(chǎn)生1個結(jié)束信號，使傳送異常結(jié)束，迫使主器件處于等待狀態(tài)。當(dāng)從器件處理完畢時將釋放SCL線，主器件繼續(xù)傳送。圖5-27 I2C總線數(shù)據(jù)傳送過程當(dāng)主器件發(fā)送完一個字節(jié)的數(shù)據(jù)后，接著發(fā)