第17章 數(shù)字電路基礎(chǔ) 《電工電子技術(shù)(上下冊(cè))》課件

第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼17.1.1數(shù)制第17章數(shù)字電路基礎(chǔ)章目錄佳木斯大學(xué)電工教研室制17.1.2編碼17.2邏輯函數(shù)17.2.1邏輯代數(shù)及運(yùn)算法則函數(shù)17.2.2邏輯函數(shù)的表示方法17.2.3邏輯函數(shù)化簡(jiǎn)17.3門電路17.3.1門電路的基本概念17.3.2分立元件的門電路及組合第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼17.1.1數(shù)制1佳木斯大學(xué)電工教研室制17.5脈沖單元電路17.3.3TTL門電路第17章數(shù)字電路基礎(chǔ)章目錄17.3.4TTL三態(tài)輸出及集電極開路與非門17.4觸發(fā)器17.3.5MOS門電路17.4.1RS觸發(fā)器17.4.2JK觸發(fā)器17.4.3維持阻塞結(jié)構(gòu)D觸發(fā)器17.4.4觸發(fā)器邏輯功能轉(zhuǎn)換17.5.1555定時(shí)器17.5.2單穩(wěn)態(tài)觸發(fā)器17.5.3多諧振蕩器習(xí)題17佳木斯大學(xué)電工教研室制17.5脈沖單元電路17.3.32佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼17.1.1數(shù)制

數(shù)制是指按進(jìn)位的原則進(jìn)行計(jì)數(shù)，每一種進(jìn)位計(jì)數(shù)都有特定的數(shù)碼。

1．十進(jìn)制數(shù)“0、1、2、3、4、5、6、7、8、9”十個(gè)數(shù)碼，各位的權(quán)是基數(shù)10的冪，該位數(shù)碼的值等于該數(shù)碼與權(quán)的乘積，數(shù)的值等于各位數(shù)碼值的總和。加法運(yùn)算位對(duì)齊相加，“逢十進(jìn)一”。

第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.1數(shù)3佳木斯大學(xué)電工教研室制2．二進(jìn)制數(shù)“0，1”兩個(gè)數(shù)碼，各位的權(quán)是基數(shù)2的冪，數(shù)碼的值等于該數(shù)碼與權(quán)的乘積，數(shù)的值等于各位數(shù)碼值的總和。加法運(yùn)算位對(duì)齊相加，“逢二進(jìn)一”。

第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼3．制數(shù)轉(zhuǎn)換任意進(jìn)制轉(zhuǎn)換為十進(jìn)制數(shù)：按權(quán)展開。例(1011.011)2=1×23+1×21+1×20+1×2-2+1×2-3

=(11.375)10

(AD5.E)16=162×A+161×D+160×5+16-1×E=162×10+161×13+160×5+16-1×14=(2773.875)10

佳木斯大學(xué)電工教研室制2．二進(jìn)制數(shù)第17章數(shù)字電路基礎(chǔ)4佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)：整數(shù)部分除二取余，小數(shù)部分乘二取整。例(219.25)10=(11011011.01)2

17.1.2編碼“用若干位二進(jìn)制碼元按一定規(guī)律排列起來表示給定信息的過程稱為編碼。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)5佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼1．二-十進(jìn)制編碼

用4位二進(jìn)制碼的10種組合表示十進(jìn)制數(shù)0～9，簡(jiǎn)稱BCD碼。4位二進(jìn)制碼元可以有16種組合，表示十進(jìn)制時(shí)有幾種組合不用。幾種常用BCD碼的編碼方式。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)6佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)2．可靠性編碼

Gray碼，也稱循環(huán)碼其基本特征是任何相鄰的兩組代碼中，僅有一位數(shù)碼不同。

3．字符編碼在數(shù)字和計(jì)算機(jī)中，需要編碼的信息除了數(shù)字之外，還有字符和各種專用符號(hào)。目前廣泛采用的是ASCII碼。17.2邏輯函數(shù)17.1.2邏輯代數(shù)及其法則奇偶校驗(yàn)碼，有信息位和一位奇偶校驗(yàn)位兩部分組成，它能夠檢驗(yàn)出在傳輸和處理過程中有時(shí)出現(xiàn)代碼中的某一位由0錯(cuò)誤變1,或由1錯(cuò)誤變0的情況。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)7佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)英國(guó)數(shù)學(xué)家喬治·布爾（GeorgeBoole）于1847年在他的著作中首先對(duì)邏輯代數(shù)進(jìn)行了系統(tǒng)的論述，因此邏輯代數(shù)又稱布爾代數(shù)。與普通代數(shù)一樣也用字母表示變量，但變量的取值只有1和0兩種，分別代表兩種相反的邏輯狀態(tài)。邏輯代數(shù)表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系，這是與普通代數(shù)的根本區(qū)別。在邏輯代數(shù)中，只有邏輯乘（與）、邏輯加（或）和邏輯反（非）三種基本運(yùn)算?；痉▌t如下：0-1定律：

重疊律：

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)8佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)互補(bǔ)律：

交換律：

結(jié)合律：

分配律：

[證明]吸收律：

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)9佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)

還原律：反演律（摩根定理）：

表17-3反演律的證明佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)10佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)1．邏輯狀態(tài)（真值）表例：三地控制一燈的邏輯狀態(tài)(真值)表2．邏輯式開關(guān)A、B、C為三地輸入，0代表開關(guān)斷開狀態(tài)，1代表開關(guān)閉合狀態(tài)；控制電燈Y為輸出，0代表燈不亮，1代表代表燈亮。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)11佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)形式有三種：或與邏輯式、與或邏輯式、標(biāo)準(zhǔn)與或邏輯式。通常邏輯式寫成與或表達(dá)式?；蚺c式與或式

標(biāo)準(zhǔn)與或邏輯式例：3.邏輯圖邏輯圖是指用邏輯門電路圖形符號(hào)連線組成的邏輯關(guān)系電路圖。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)12佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)

三地控制一燈的邏輯圖

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)13佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)4．卡諾圖卡諾圖是邏輯狀態(tài)表的一種功能圖表達(dá)形式。其變量的取值必須按照循環(huán)碼的順序排列，與真值表有著嚴(yán)格的一一對(duì)應(yīng)關(guān)。將邏輯變量分成兩組，分別在橫豎兩個(gè)方向排列出各組變量的所有取值組合，組成方格的圖形。每個(gè)小方格代表一個(gè)最小項(xiàng)，對(duì)于n變量來說，共有2n個(gè)小方格。三變量卡諾圖

二變量卡諾圖

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)14佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)四變量卡諾圖

五變量卡諾圖

*把邏輯函數(shù)化成最小項(xiàng)與或表達(dá)式，再把函數(shù)中所有出現(xiàn)的最小項(xiàng)的方格填1，不出現(xiàn)的填0或空白，即可表示邏輯關(guān)系。*利用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，如果是2n個(gè)相鄰單元取值同為1，則可以合并，并消去n個(gè)變量。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)15佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)17.2.3邏輯函數(shù)化簡(jiǎn)邏輯函數(shù)的最簡(jiǎn)表達(dá)式有很多種，常用的有最簡(jiǎn)“與或”式和最簡(jiǎn)“或與”式?；?jiǎn)方法有公式法和卡諾圖法兩種。1．公式法公式化簡(jiǎn)法，就是利用邏輯代數(shù)的基本公式、常用公式和定理消去多余的乘積項(xiàng)和每個(gè)乘積項(xiàng)中多余的因子，以獲得邏輯函數(shù)式的最簡(jiǎn)式。用公式化簡(jiǎn)邏輯函數(shù)有如下幾種方法。⑴并項(xiàng)法例

化簡(jiǎn)函數(shù)解

:佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)16佳木斯大學(xué)電工教研室制⑶消項(xiàng)法利用常用公式，消去多余的或項(xiàng)。例化簡(jiǎn)函數(shù)第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)⑵吸收法例

化簡(jiǎn)函數(shù)

解

(摩根定理)(吸收律)

解

佳木斯大學(xué)電工教研室制⑶消項(xiàng)法第17章數(shù)字電路基17佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)⑷配項(xiàng)法例

化簡(jiǎn)函數(shù)解

(添AB項(xiàng))(去掉AB)2．卡諾圖法卡諾圖化簡(jiǎn)邏輯函數(shù)步驟：（1）用卡諾圖表示邏輯函數(shù)將邏輯函數(shù)F變換成與或式，凡在F中包含有的最小項(xiàng)，在其卡諾圖相應(yīng)的小方格中填1，其余的小方格空著或者填0。（2）合并最小項(xiàng)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)18佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)1）將相鄰的為1的小方格圈在一起，畫圖時(shí)要將盡可能多的小方格圈在一起，圈畫得越大，消去的變量就越多。2）所畫的圈內(nèi)都必須至少包含一個(gè)未被圈過的最小項(xiàng)，一般是先畫大圈，最后圈孤立的單個(gè)的小方格。3）根據(jù)所畫的圈將各乘積項(xiàng)相或，便可得到化簡(jiǎn)后的邏輯函數(shù)F的與或表達(dá)式。例用卡諾圖化簡(jiǎn)函數(shù)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)19佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路17.3.1門電路的基本概念

用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路通稱為門電路，其構(gòu)成電路的基本元件是二極管、晶體管和場(chǎng)效應(yīng)管等。門電路的輸入和輸出信號(hào)都是用電位的高低來表示的，而電位的高低則用0和1兩種狀態(tài)來區(qū)別。

若用高電平表示邏輯1，低電平表示邏輯0，則稱這種表示方法為正邏輯；反之，為負(fù)邏輯。一般采用正邏輯電路。最基本門電路主要包括與門、或門和非門。組合門電路有與非門、或非門、與或非門、異或門等，可用規(guī)定的符號(hào)表示不同的門電路，對(duì)應(yīng)其輸入輸出的邏輯關(guān)系。17.3門電路佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)20佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路17.3.2分立元件的門電路及組合1．二極管與門電路與門邏輯狀態(tài)（真值）表與邏輯函數(shù)表達(dá)式佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)21佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路2．二極管或門電路或邏輯函數(shù)表達(dá)式或門邏輯狀態(tài)（真值）表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)22佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路

3．晶體管非門電路

非邏輯函數(shù)表達(dá)式

非門邏輯狀態(tài)（真值）表4．與非門電路與非邏輯函數(shù)表達(dá)式佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)23佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路5．或非門電路

邏輯函數(shù)表達(dá)式與非門邏輯狀態(tài)（真值）表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)24佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路或非門邏輯狀態(tài)（真值）表17.3.3TTL門電路TTL（Transistor-Transistor-Logic)門電路是一種集成門電路，它具有高可靠性、微型化和使用方便等優(yōu)點(diǎn)

1．TTL與非門的電路結(jié)構(gòu)和工作原理

TTL與非門電路結(jié)構(gòu)、符號(hào)及雙列直插芯片外形圖佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)25佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路原理：當(dāng)A、B不全為1時(shí)，V1的基極電位約1V,它不足以向V2提供基極電流，V2截止，進(jìn)而V4也截止，V3因而導(dǎo)通，輸出Y的電位約3.6V，即Y=1，接負(fù)載后，由于V4截止，有電流從電源經(jīng)R4流向負(fù)載，這樣的電流成為拉電流。當(dāng)A、B全為1時(shí)，V1的發(fā)射結(jié)反相偏置，電源通過R1和V1的集電結(jié)向V2提供足夠的集電極電流，使V2飽和導(dǎo)通，V4也飽和導(dǎo)通，因此，Y=0，接負(fù)載后，由于V3截止，V4的集電極電流由外接負(fù)載門灌入，稱為灌電流。該電路具有與非邏輯功能，即

2TTL與非門的主要參數(shù)

（1）電壓傳輸特性

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)26佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路通常：UOH≈3.4V，UOL≈0.3V,Uoff≈0.8V,Uon≈2V,UT≈1.4V。（2）平均傳輸延遲時(shí)間tPDTTL與非門的電壓輸出波形比輸入波形滯后時(shí)間稱為平均傳輸延遲時(shí)間，tPD

越小，其工作速度越快，實(shí)際為幾納秒，一般計(jì)算公式tPD=（tPDL+tPDH）/2。

（3）輸入和輸出電流

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)27佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路決定高電平和低電平時(shí)帶負(fù)載能力的重要參數(shù)，有高電平輸入電流IIH、低電平輸入電流IIL、高電平輸出電流IOH和低電平輸出電流IOL。（4）門電路的扇出系數(shù)No

一個(gè)與非門能帶同類門的最大數(shù)目，扇出系數(shù)越大，帶負(fù)載能力越強(qiáng)，一般No≥8。

3門電路多余輸入端的處理（1）TTL與門及與非門的多余輸入端有以下幾種處理方法①將其經(jīng)1～3kΩ的電阻接至電源正端。②接輸入高電平VIH。③與其他信號(hào)輸入端并接使用。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)28佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路（2）TTL或門及或非門的多余輸入端應(yīng)接低電平或與其他輸入端并接使用。（3）與或非門一般有多個(gè)與門，使用時(shí)如果有多余的與門不用，其輸入端必須接低電平，否則與或非門的輸出將是低電平；如果某個(gè)與門有多個(gè)輸入端不用，其處理方法與與門相同。17.3.4TTL三態(tài)輸出、集電極開路與非門及應(yīng)用三態(tài)門和OC門的邏輯符號(hào)

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)29佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路1．三態(tài)門總線結(jié)構(gòu)一根導(dǎo)線輪流傳送不同信道或雙向控制信號(hào)，稱為總線結(jié)構(gòu)。

2．OC門直接驅(qū)動(dòng)繼電器

總線結(jié)構(gòu)

OC門直接驅(qū)動(dòng)繼電器佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)30佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路17.3.5MOS門電路1．CMOS反相器的電路結(jié)構(gòu)及工作原理

CMOS反相器的電路結(jié)構(gòu)如圖所示，NMOS與PMOS構(gòu)成互補(bǔ)結(jié)構(gòu)，即兩個(gè)管總是輪流導(dǎo)通，其靜態(tài)功耗極低。

CMOS反相器的電路結(jié)構(gòu)CMOS反相器工作狀態(tài)表

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)31佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路2.CMOS與非門及或非門

CMOS與非門的電路結(jié)構(gòu)CMOS或非門電路結(jié)構(gòu)電路的構(gòu)成特點(diǎn)：

1）CMOS與非門驅(qū)動(dòng)管串聯(lián)，負(fù)載管并聯(lián)；2）CMOS或非門驅(qū)動(dòng)管先串聯(lián)后并聯(lián)，負(fù)載管先并聯(lián)后串聯(lián)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)32佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路3．集成邏輯門的性能比較集成邏輯門的主要技術(shù)指標(biāo)比較表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)33佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器17.4觸發(fā)器能夠快速存儲(chǔ)一位二進(jìn)制數(shù)字信號(hào)的基本單元電路叫做觸發(fā)器。按其穩(wěn)定工作狀態(tài)可分為雙穩(wěn)態(tài)觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)觸發(fā)器。按其邏輯功能分有RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。

17.4.1RS觸發(fā)器1．基本RS觸發(fā)器

b）邏輯符號(hào)a)電路結(jié)構(gòu)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)34佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器RS觸發(fā)器邏輯狀態(tài)表

由或非門組成的RS觸發(fā)器及邏輯符號(hào)a)電路結(jié)構(gòu)b）邏輯符號(hào)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)35佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器2同步RS觸發(fā)器

a)電路結(jié)構(gòu)

b）邏輯符號(hào)同步RS觸發(fā)器邏輯狀態(tài)表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)36佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器同步RS觸發(fā)器的CP、S、R、Q對(duì)應(yīng)的波形圖

同一時(shí)鐘脈沖作用期間，輸入端的狀態(tài)可能引起觸發(fā)器輸出發(fā)生兩次以上翻轉(zhuǎn)的情況，稱為觸發(fā)器空翻。

17.4.2JK觸發(fā)器主從JK觸發(fā)器由兩個(gè)同步RS觸發(fā)器等組成，分為主觸發(fā)器和從觸發(fā)器，由時(shí)鐘脈沖C控制，先使主觸發(fā)器觸發(fā)，而后使從觸發(fā)器觸發(fā)，因而稱為主從結(jié)構(gòu)觸發(fā)器。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)37佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器a)電路結(jié)構(gòu)圖

b)邏輯符號(hào)

JK觸發(fā)器的邏輯狀態(tài)表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)38佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器JK觸發(fā)器的波形圖

17.4.3維持阻塞結(jié)構(gòu)D觸發(fā)器D觸發(fā)器的電路結(jié)構(gòu)、邏輯符號(hào)如圖所示，由6個(gè)與非門組成，其中G1、G2組成基本觸發(fā)器，G3、G4組成時(shí)鐘控制電路，G5、G6組成數(shù)據(jù)輸入電路。

當(dāng)CP=0時(shí)，無論D為何值，觸發(fā)器狀態(tài)維持不變；從0上跳1時(shí)，Qn+1=D,即D觸發(fā)器為上升沿觸發(fā)器。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)39佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器a)D觸發(fā)器的結(jié)構(gòu)圖

D觸發(fā)器邏輯狀態(tài)表b）邏輯符號(hào)

畫出D觸發(fā)器Q的波形

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)40第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器17.4.4觸發(fā)器邏輯功能轉(zhuǎn)換1將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器（下降沿觸發(fā)）2將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器T觸發(fā)器的狀態(tài)表

第17章數(shù)字電路基礎(chǔ)41佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器3將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器(上升沿觸發(fā))4將D觸發(fā)器轉(zhuǎn)換為T`觸發(fā)器T`觸發(fā)器的波形圖

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)42佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路17.5脈沖單元電路17.5.1555定時(shí)器1．內(nèi)部組成及引腳功能組成：其電路如圖所示,由三個(gè)5k的電阻組成分壓器、兩個(gè)電壓比較器、一個(gè)由與非門組成的RS觸發(fā)器、一個(gè)與非門、一個(gè)非門及一個(gè)放電晶體管組成。

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)43佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路2．芯片功能555定時(shí)器的功能表555定時(shí)器是一種多用途集成電路。要求其外部配接少量的元件就可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器等，在波形的產(chǎn)生與變換、測(cè)量、自動(dòng)控制等領(lǐng)域有著廣泛的用途。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)44佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路17.5.2單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)，其工作特性具有如下三個(gè)顯著特點(diǎn)：1)它有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個(gè)不同的工作狀態(tài)。

2)在外來信號(hào)作用下，電路將從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，經(jīng)過一段時(shí)間以后，再自動(dòng)返回穩(wěn)態(tài)。

3)暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于電路本身的參數(shù)。1．微分型單穩(wěn)態(tài)觸發(fā)器

微分型單穩(wěn)態(tài)觸發(fā)器由2個(gè)或非門和1個(gè)微分定時(shí)電路組成。工作時(shí)分靜止期、暫穩(wěn)態(tài)、恢復(fù)期三個(gè)階段。電路結(jié)構(gòu)如圖：佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)45佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路微分型單穩(wěn)態(tài)觸發(fā)器

2．用555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器

工作原理：負(fù)觸發(fā)脈沖到來前，低觸發(fā)端為高電平，輸出狀態(tài)保持低電平（穩(wěn)態(tài)），加入觸發(fā)脈沖后，輸出uo變?yōu)楦唠娖剑〞簯B(tài)），內(nèi)部放電晶體管截止，VCC通過R向C充電，電路處于暫穩(wěn)態(tài)。uC充電到VR1時(shí)，晶體管導(dǎo)通，C放電，uo返回穩(wěn)態(tài)。

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)46佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路17.5.3多諧振蕩器1．RC環(huán)形振蕩器

RC環(huán)形振蕩器由三個(gè)非門和RC充放電回路組成。

工作原理:設(shè)某一時(shí)刻uo為低電平，則u1為高電平，u2為低電平,RC回路構(gòu)成微分電路，u1對(duì)電容充電，經(jīng)過一段時(shí)間uA>UT（非門閾值電壓）時(shí)，uo變成高電平，同理，電容放電并反向充電使uA<UT,uo變又成高電平，電路輸出是周期的矩形波電壓，周期計(jì)算公式：（s）

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)47佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路2由555組成的無穩(wěn)態(tài)觸發(fā)器無穩(wěn)態(tài)觸發(fā)器由555定時(shí)器及外圍電阻電容電路組成工作原理：輸出高電平時(shí)，內(nèi)部放電晶體管截止，電源通過R1、R2向C1充電，電容上電壓按指數(shù)規(guī)律增加，當(dāng)uC1≥VR1時(shí)，輸出為低電平；此時(shí)放電晶體管導(dǎo)通，通過R2放電，電容上電壓按指數(shù)規(guī)律下降，當(dāng)uC1≥VR2時(shí)，輸出再次為高電平?？梢姡娐份敵鍪侵芷诘木匦尾妷?。周期計(jì)算公式為：（s）佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)48佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)本章小結(jié)本章小結(jié)

1．?dāng)?shù)字電路具有抗干擾性強(qiáng)、準(zhǔn)確性和穩(wěn)定性好、便于集成和系統(tǒng)維護(hù)等優(yōu)點(diǎn)，數(shù)字設(shè)備中廣泛使用二進(jìn)制和十六進(jìn)制數(shù)，特點(diǎn)是與數(shù)字電路對(duì)應(yīng)簡(jiǎn)單，適于內(nèi)部邏輯關(guān)系的建立，計(jì)算機(jī)中廣泛使用BCD和ASCII碼。2．邏輯代數(shù)是數(shù)字電路的理論基礎(chǔ)和工具，基本法則和公式常用于邏輯函數(shù)變換和化簡(jiǎn)，邏輯函數(shù)通?？梢杂谜嬷当?、邏輯式、邏輯圖和卡諾圖來表達(dá)。3．門電路是組合邏輯電路的基本單元，其電路原理、使用參數(shù)、邏輯符號(hào)應(yīng)該加強(qiáng)了解，特別是注意OC門、三態(tài)門和CMOS門使用的了解。4．雙穩(wěn)態(tài)觸發(fā)器是時(shí)序邏輯電路的基本單元，最小的存儲(chǔ)部件。注意不同結(jié)構(gòu)觸發(fā)器的使用及特點(diǎn)，單穩(wěn)態(tài)和無穩(wěn)態(tài)觸發(fā)器一般由脈沖單元電路組成，了解555定時(shí)器的結(jié)構(gòu)和使用。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)49佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)習(xí)題1717-1將二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制和十進(jìn)制數(shù)。（a）(11010110)2

（b）(101011.101)2

（c）(11111.11)2

17-2將下列數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)。（a）(105.7)10

（b）(6FF.8)10

（c）(567.8)8

17-3寫出字符串W&$8#的ASCII碼。17-4已知邏輯電路的輸入A(A2A1A0)為3位二進(jìn)制數(shù)，輸出Y(Y2Y1Y0)與A(A2A1A0)的關(guān)系為：0≤A≤4時(shí)，Y=A+3；A≥5時(shí)，Y=A-5，試列出其真值表。習(xí)題17佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)50佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)習(xí)題1717-5寫出三人（ABC）表決器(Y)的真值表。17-6

證明：17-7

化簡(jiǎn)：17-8用卡諾圖化簡(jiǎn)邏輯函數(shù)。（a）F(A,B,C)=∑m(0,2,3,7)(b)F(A,B,C,D)=∑m(0,2,5,7,8,10,13,15)17-9

已知邏輯電路的輸入端A、B波形，畫出各門的輸出端Y波形。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)51佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)習(xí)題1717-10由與非門構(gòu)成的觸發(fā)器如圖所示，試列出其真值表。17-11

設(shè)初始狀態(tài)為Q=0，鐘控RS觸發(fā)器輸入波形所示，試畫出輸出Q端波形。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)52佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)習(xí)題1717-12

設(shè)初始狀態(tài)為Q=0，JK觸發(fā)器輸入波形如圖所示，試畫出輸出Q端波形。

17-13JK觸發(fā)器連接如圖a所示，其輸入波形如圖b所示，試畫出輸出端Q的波形。設(shè)其初態(tài)為0。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)53佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)習(xí)題1717-14555構(gòu)成多諧振蕩器如圖，已知：R1=2.2kΩ，R2=4.7kΩ，C1=0.022μF，C2=0.001μF。試求輸出電壓的頻率和占空比。17-15圖為簡(jiǎn)易電子門鈴電路，按下按鈕SB不放，揚(yáng)聲器一直會(huì)發(fā)出聲響，試分析此電路的工作原理。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)54佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)ASCII代碼表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)55第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼17.1.1數(shù)制第17章數(shù)字電路基礎(chǔ)章目錄佳木斯大學(xué)電工教研室制17.1.2編碼17.2邏輯函數(shù)17.2.1邏輯代數(shù)及運(yùn)算法則函數(shù)17.2.2邏輯函數(shù)的表示方法17.2.3邏輯函數(shù)化簡(jiǎn)17.3門電路17.3.1門電路的基本概念17.3.2分立元件的門電路及組合第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼17.1.1數(shù)制56佳木斯大學(xué)電工教研室制17.5脈沖單元電路17.3.3TTL門電路第17章數(shù)字電路基礎(chǔ)章目錄17.3.4TTL三態(tài)輸出及集電極開路與非門17.4觸發(fā)器17.3.5MOS門電路17.4.1RS觸發(fā)器17.4.2JK觸發(fā)器17.4.3維持阻塞結(jié)構(gòu)D觸發(fā)器17.4.4觸發(fā)器邏輯功能轉(zhuǎn)換17.5.1555定時(shí)器17.5.2單穩(wěn)態(tài)觸發(fā)器17.5.3多諧振蕩器習(xí)題17佳木斯大學(xué)電工教研室制17.5脈沖單元電路17.3.357佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼17.1.1數(shù)制

數(shù)制是指按進(jìn)位的原則進(jìn)行計(jì)數(shù)，每一種進(jìn)位計(jì)數(shù)都有特定的數(shù)碼。

1．十進(jìn)制數(shù)“0、1、2、3、4、5、6、7、8、9”十個(gè)數(shù)碼，各位的權(quán)是基數(shù)10的冪，該位數(shù)碼的值等于該數(shù)碼與權(quán)的乘積，數(shù)的值等于各位數(shù)碼值的總和。加法運(yùn)算位對(duì)齊相加，“逢十進(jìn)一”。

第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.1數(shù)58佳木斯大學(xué)電工教研室制2．二進(jìn)制數(shù)“0，1”兩個(gè)數(shù)碼，各位的權(quán)是基數(shù)2的冪，數(shù)碼的值等于該數(shù)碼與權(quán)的乘積，數(shù)的值等于各位數(shù)碼值的總和。加法運(yùn)算位對(duì)齊相加，“逢二進(jìn)一”。

第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼3．制數(shù)轉(zhuǎn)換任意進(jìn)制轉(zhuǎn)換為十進(jìn)制數(shù)：按權(quán)展開。例(1011.011)2=1×23+1×21+1×20+1×2-2+1×2-3

=(11.375)10

(AD5.E)16=162×A+161×D+160×5+16-1×E=162×10+161×13+160×5+16-1×14=(2773.875)10

佳木斯大學(xué)電工教研室制2．二進(jìn)制數(shù)第17章數(shù)字電路基礎(chǔ)59佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)：整數(shù)部分除二取余，小數(shù)部分乘二取整。例(219.25)10=(11011011.01)2

17.1.2編碼“用若干位二進(jìn)制碼元按一定規(guī)律排列起來表示給定信息的過程稱為編碼。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)60佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.1數(shù)制與編碼1．二-十進(jìn)制編碼

用4位二進(jìn)制碼的10種組合表示十進(jìn)制數(shù)0～9，簡(jiǎn)稱BCD碼。4位二進(jìn)制碼元可以有16種組合，表示十進(jìn)制時(shí)有幾種組合不用。幾種常用BCD碼的編碼方式。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)61佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)2．可靠性編碼

Gray碼，也稱循環(huán)碼其基本特征是任何相鄰的兩組代碼中，僅有一位數(shù)碼不同。

3．字符編碼在數(shù)字和計(jì)算機(jī)中，需要編碼的信息除了數(shù)字之外，還有字符和各種專用符號(hào)。目前廣泛采用的是ASCII碼。17.2邏輯函數(shù)17.1.2邏輯代數(shù)及其法則奇偶校驗(yàn)碼，有信息位和一位奇偶校驗(yàn)位兩部分組成，它能夠檢驗(yàn)出在傳輸和處理過程中有時(shí)出現(xiàn)代碼中的某一位由0錯(cuò)誤變1,或由1錯(cuò)誤變0的情況。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)62佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)英國(guó)數(shù)學(xué)家喬治·布爾（GeorgeBoole）于1847年在他的著作中首先對(duì)邏輯代數(shù)進(jìn)行了系統(tǒng)的論述，因此邏輯代數(shù)又稱布爾代數(shù)。與普通代數(shù)一樣也用字母表示變量，但變量的取值只有1和0兩種，分別代表兩種相反的邏輯狀態(tài)。邏輯代數(shù)表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系，這是與普通代數(shù)的根本區(qū)別。在邏輯代數(shù)中，只有邏輯乘（與）、邏輯加（或）和邏輯反（非）三種基本運(yùn)算。基本法則如下：0-1定律：

重疊律：

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)63佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)互補(bǔ)律：

交換律：

結(jié)合律：

分配律：

[證明]吸收律：

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)64佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)

還原律：反演律（摩根定理）：

表17-3反演律的證明佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)65佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)1．邏輯狀態(tài)（真值）表例：三地控制一燈的邏輯狀態(tài)(真值)表2．邏輯式開關(guān)A、B、C為三地輸入，0代表開關(guān)斷開狀態(tài)，1代表開關(guān)閉合狀態(tài)；控制電燈Y為輸出，0代表燈不亮，1代表代表燈亮。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)66佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)形式有三種：或與邏輯式、與或邏輯式、標(biāo)準(zhǔn)與或邏輯式。通常邏輯式寫成與或表達(dá)式?；蚺c式與或式

標(biāo)準(zhǔn)與或邏輯式例：3.邏輯圖邏輯圖是指用邏輯門電路圖形符號(hào)連線組成的邏輯關(guān)系電路圖。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)67佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)

三地控制一燈的邏輯圖

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)68佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)4．卡諾圖卡諾圖是邏輯狀態(tài)表的一種功能圖表達(dá)形式。其變量的取值必須按照循環(huán)碼的順序排列，與真值表有著嚴(yán)格的一一對(duì)應(yīng)關(guān)。將邏輯變量分成兩組，分別在橫豎兩個(gè)方向排列出各組變量的所有取值組合，組成方格的圖形。每個(gè)小方格代表一個(gè)最小項(xiàng)，對(duì)于n變量來說，共有2n個(gè)小方格。三變量卡諾圖

二變量卡諾圖

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)69佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)四變量卡諾圖

五變量卡諾圖

*把邏輯函數(shù)化成最小項(xiàng)與或表達(dá)式，再把函數(shù)中所有出現(xiàn)的最小項(xiàng)的方格填1，不出現(xiàn)的填0或空白，即可表示邏輯關(guān)系。*利用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，如果是2n個(gè)相鄰單元取值同為1，則可以合并，并消去n個(gè)變量。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)70佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)17.2.3邏輯函數(shù)化簡(jiǎn)邏輯函數(shù)的最簡(jiǎn)表達(dá)式有很多種，常用的有最簡(jiǎn)“與或”式和最簡(jiǎn)“或與”式?；?jiǎn)方法有公式法和卡諾圖法兩種。1．公式法公式化簡(jiǎn)法，就是利用邏輯代數(shù)的基本公式、常用公式和定理消去多余的乘積項(xiàng)和每個(gè)乘積項(xiàng)中多余的因子，以獲得邏輯函數(shù)式的最簡(jiǎn)式。用公式化簡(jiǎn)邏輯函數(shù)有如下幾種方法。⑴并項(xiàng)法例

化簡(jiǎn)函數(shù)解

:佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)71佳木斯大學(xué)電工教研室制⑶消項(xiàng)法利用常用公式，消去多余的或項(xiàng)。例化簡(jiǎn)函數(shù)第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)⑵吸收法例

化簡(jiǎn)函數(shù)

解

(摩根定理)(吸收律)

解

佳木斯大學(xué)電工教研室制⑶消項(xiàng)法第17章數(shù)字電路基72佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)⑷配項(xiàng)法例

化簡(jiǎn)函數(shù)解

(添AB項(xiàng))(去掉AB)2．卡諾圖法卡諾圖化簡(jiǎn)邏輯函數(shù)步驟：（1）用卡諾圖表示邏輯函數(shù)將邏輯函數(shù)F變換成與或式，凡在F中包含有的最小項(xiàng)，在其卡諾圖相應(yīng)的小方格中填1，其余的小方格空著或者填0。（2）合并最小項(xiàng)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)73佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.2邏輯函數(shù)1）將相鄰的為1的小方格圈在一起，畫圖時(shí)要將盡可能多的小方格圈在一起，圈畫得越大，消去的變量就越多。2）所畫的圈內(nèi)都必須至少包含一個(gè)未被圈過的最小項(xiàng)，一般是先畫大圈，最后圈孤立的單個(gè)的小方格。3）根據(jù)所畫的圈將各乘積項(xiàng)相或，便可得到化簡(jiǎn)后的邏輯函數(shù)F的與或表達(dá)式。例用卡諾圖化簡(jiǎn)函數(shù)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)74佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路17.3.1門電路的基本概念

用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路通稱為門電路，其構(gòu)成電路的基本元件是二極管、晶體管和場(chǎng)效應(yīng)管等。門電路的輸入和輸出信號(hào)都是用電位的高低來表示的，而電位的高低則用0和1兩種狀態(tài)來區(qū)別。

若用高電平表示邏輯1，低電平表示邏輯0，則稱這種表示方法為正邏輯；反之，為負(fù)邏輯。一般采用正邏輯電路。最基本門電路主要包括與門、或門和非門。組合門電路有與非門、或非門、與或非門、異或門等，可用規(guī)定的符號(hào)表示不同的門電路，對(duì)應(yīng)其輸入輸出的邏輯關(guān)系。17.3門電路佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)75佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路17.3.2分立元件的門電路及組合1．二極管與門電路與門邏輯狀態(tài)（真值）表與邏輯函數(shù)表達(dá)式佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)76佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路2．二極管或門電路或邏輯函數(shù)表達(dá)式或門邏輯狀態(tài)（真值）表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)77佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路

3．晶體管非門電路

非邏輯函數(shù)表達(dá)式

非門邏輯狀態(tài)（真值）表4．與非門電路與非邏輯函數(shù)表達(dá)式佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)78佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路5．或非門電路

邏輯函數(shù)表達(dá)式與非門邏輯狀態(tài)（真值）表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)79佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路或非門邏輯狀態(tài)（真值）表17.3.3TTL門電路TTL（Transistor-Transistor-Logic)門電路是一種集成門電路，它具有高可靠性、微型化和使用方便等優(yōu)點(diǎn)

1．TTL與非門的電路結(jié)構(gòu)和工作原理

TTL與非門電路結(jié)構(gòu)、符號(hào)及雙列直插芯片外形圖佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)80佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路原理：當(dāng)A、B不全為1時(shí)，V1的基極電位約1V,它不足以向V2提供基極電流，V2截止，進(jìn)而V4也截止，V3因而導(dǎo)通，輸出Y的電位約3.6V，即Y=1，接負(fù)載后，由于V4截止，有電流從電源經(jīng)R4流向負(fù)載，這樣的電流成為拉電流。當(dāng)A、B全為1時(shí)，V1的發(fā)射結(jié)反相偏置，電源通過R1和V1的集電結(jié)向V2提供足夠的集電極電流，使V2飽和導(dǎo)通，V4也飽和導(dǎo)通，因此，Y=0，接負(fù)載后，由于V3截止，V4的集電極電流由外接負(fù)載門灌入，稱為灌電流。該電路具有與非邏輯功能，即

2TTL與非門的主要參數(shù)

（1）電壓傳輸特性

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)81佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路通常：UOH≈3.4V，UOL≈0.3V,Uoff≈0.8V,Uon≈2V,UT≈1.4V。（2）平均傳輸延遲時(shí)間tPDTTL與非門的電壓輸出波形比輸入波形滯后時(shí)間稱為平均傳輸延遲時(shí)間，tPD

越小，其工作速度越快，實(shí)際為幾納秒，一般計(jì)算公式tPD=（tPDL+tPDH）/2。

（3）輸入和輸出電流

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)82佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路決定高電平和低電平時(shí)帶負(fù)載能力的重要參數(shù)，有高電平輸入電流IIH、低電平輸入電流IIL、高電平輸出電流IOH和低電平輸出電流IOL。（4）門電路的扇出系數(shù)No

一個(gè)與非門能帶同類門的最大數(shù)目，扇出系數(shù)越大，帶負(fù)載能力越強(qiáng)，一般No≥8。

3門電路多余輸入端的處理（1）TTL與門及與非門的多余輸入端有以下幾種處理方法①將其經(jīng)1～3kΩ的電阻接至電源正端。②接輸入高電平VIH。③與其他信號(hào)輸入端并接使用。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)83佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路（2）TTL或門及或非門的多余輸入端應(yīng)接低電平或與其他輸入端并接使用。（3）與或非門一般有多個(gè)與門，使用時(shí)如果有多余的與門不用，其輸入端必須接低電平，否則與或非門的輸出將是低電平；如果某個(gè)與門有多個(gè)輸入端不用，其處理方法與與門相同。17.3.4TTL三態(tài)輸出、集電極開路與非門及應(yīng)用三態(tài)門和OC門的邏輯符號(hào)

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)84佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路1．三態(tài)門總線結(jié)構(gòu)一根導(dǎo)線輪流傳送不同信道或雙向控制信號(hào)，稱為總線結(jié)構(gòu)。

2．OC門直接驅(qū)動(dòng)繼電器

總線結(jié)構(gòu)

OC門直接驅(qū)動(dòng)繼電器佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)85佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路17.3.5MOS門電路1．CMOS反相器的電路結(jié)構(gòu)及工作原理

CMOS反相器的電路結(jié)構(gòu)如圖所示，NMOS與PMOS構(gòu)成互補(bǔ)結(jié)構(gòu)，即兩個(gè)管總是輪流導(dǎo)通，其靜態(tài)功耗極低。

CMOS反相器的電路結(jié)構(gòu)CMOS反相器工作狀態(tài)表

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)86佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路2.CMOS與非門及或非門

CMOS與非門的電路結(jié)構(gòu)CMOS或非門電路結(jié)構(gòu)電路的構(gòu)成特點(diǎn)：

1）CMOS與非門驅(qū)動(dòng)管串聯(lián)，負(fù)載管并聯(lián)；2）CMOS或非門驅(qū)動(dòng)管先串聯(lián)后并聯(lián)，負(fù)載管先并聯(lián)后串聯(lián)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)87佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.3門電路3．集成邏輯門的性能比較集成邏輯門的主要技術(shù)指標(biāo)比較表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)88佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器17.4觸發(fā)器能夠快速存儲(chǔ)一位二進(jìn)制數(shù)字信號(hào)的基本單元電路叫做觸發(fā)器。按其穩(wěn)定工作狀態(tài)可分為雙穩(wěn)態(tài)觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)觸發(fā)器。按其邏輯功能分有RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。

17.4.1RS觸發(fā)器1．基本RS觸發(fā)器

b）邏輯符號(hào)a)電路結(jié)構(gòu)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)89佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器RS觸發(fā)器邏輯狀態(tài)表

由或非門組成的RS觸發(fā)器及邏輯符號(hào)a)電路結(jié)構(gòu)b）邏輯符號(hào)佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)90佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器2同步RS觸發(fā)器

a)電路結(jié)構(gòu)

b）邏輯符號(hào)同步RS觸發(fā)器邏輯狀態(tài)表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)91佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器同步RS觸發(fā)器的CP、S、R、Q對(duì)應(yīng)的波形圖

同一時(shí)鐘脈沖作用期間，輸入端的狀態(tài)可能引起觸發(fā)器輸出發(fā)生兩次以上翻轉(zhuǎn)的情況，稱為觸發(fā)器空翻。

17.4.2JK觸發(fā)器主從JK觸發(fā)器由兩個(gè)同步RS觸發(fā)器等組成，分為主觸發(fā)器和從觸發(fā)器，由時(shí)鐘脈沖C控制，先使主觸發(fā)器觸發(fā)，而后使從觸發(fā)器觸發(fā)，因而稱為主從結(jié)構(gòu)觸發(fā)器。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)92佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器a)電路結(jié)構(gòu)圖

b)邏輯符號(hào)

JK觸發(fā)器的邏輯狀態(tài)表佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)93佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器JK觸發(fā)器的波形圖

17.4.3維持阻塞結(jié)構(gòu)D觸發(fā)器D觸發(fā)器的電路結(jié)構(gòu)、邏輯符號(hào)如圖所示，由6個(gè)與非門組成，其中G1、G2組成基本觸發(fā)器，G3、G4組成時(shí)鐘控制電路，G5、G6組成數(shù)據(jù)輸入電路。

當(dāng)CP=0時(shí)，無論D為何值，觸發(fā)器狀態(tài)維持不變；從0上跳1時(shí)，Qn+1=D,即D觸發(fā)器為上升沿觸發(fā)器。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)94佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器a)D觸發(fā)器的結(jié)構(gòu)圖

D觸發(fā)器邏輯狀態(tài)表b）邏輯符號(hào)

畫出D觸發(fā)器Q的波形

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)95第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器17.4.4觸發(fā)器邏輯功能轉(zhuǎn)換1將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器（下降沿觸發(fā)）2將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器T觸發(fā)器的狀態(tài)表

第17章數(shù)字電路基礎(chǔ)96佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.4觸發(fā)器3將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器(上升沿觸發(fā))4將D觸發(fā)器轉(zhuǎn)換為T`觸發(fā)器T`觸發(fā)器的波形圖

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)97佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路17.5脈沖單元電路17.5.1555定時(shí)器1．內(nèi)部組成及引腳功能組成：其電路如圖所示,由三個(gè)5k的電阻組成分壓器、兩個(gè)電壓比較器、一個(gè)由與非門組成的RS觸發(fā)器、一個(gè)與非門、一個(gè)非門及一個(gè)放電晶體管組成。

佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)98佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路2．芯片功能555定時(shí)器的功能表555定時(shí)器是一種多用途集成電路。要求其外部配接少量的元件就可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器等，在波形的產(chǎn)生與變換、測(cè)量、自動(dòng)控制等領(lǐng)域有著廣泛的用途。佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)99佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路17.5.2單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)，其工作特性具有如下三個(gè)顯著特點(diǎn)：1)它有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個(gè)不同的工作狀態(tài)。

2)在外來信號(hào)作用下，電路將從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，經(jīng)過一段時(shí)間以后，再自動(dòng)返回穩(wěn)態(tài)。

3)暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于電路本身的參數(shù)。1．微分型單穩(wěn)態(tài)觸發(fā)器

微分型單穩(wěn)態(tài)觸發(fā)器由2個(gè)或非門和1個(gè)微分定時(shí)電路組成。工作時(shí)分靜止期、暫穩(wěn)態(tài)、恢復(fù)期三個(gè)階段。電路結(jié)構(gòu)如圖：佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)100佳木斯大學(xué)電工教研室制第17章數(shù)字電路基礎(chǔ)17.5脈沖單元電路微分型單穩(wěn)態(tài)觸發(fā)器

2．用555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器

工作原理：負(fù)觸發(fā)脈沖到來前，低觸發(fā)