21觸發(fā)器和時序邏輯電路課件

21觸發(fā)器和時序邏輯電路課件第21章觸發(fā)器和時序邏輯電路21.1

雙穩(wěn)態(tài)觸發(fā)器21.2

寄存器21.3

計數(shù)器21.6應用舉例21.4時序邏輯電路的分析(略)21.5由555定時器組成的單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)

觸發(fā)器第21章觸發(fā)器和時序邏輯電路21.1雙穩(wěn)態(tài)觸發(fā)器21.2

電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關(guān)，當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存儲記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點：

下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時序邏輯電路的基本邏輯單元。電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且21.1

雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。特點：

(1)有兩個穩(wěn)定狀態(tài)—0態(tài)和

1態(tài)；

(2)能根據(jù)輸入信號將觸發(fā)器置成

0態(tài)或

1態(tài)；

(3)輸入信號消失后，被置成的

0態(tài)或

1態(tài)能保存下來，即具有記憶功能。21.1雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器：特點：21.1.1RS

觸發(fā)器兩互補輸出端1.基本RS觸發(fā)器兩輸入端反饋線21.1.1RS觸發(fā)器兩互補輸出端1.基本RS

觸發(fā)器輸出與輸入的邏輯關(guān)系1001設觸發(fā)器原態(tài)為1態(tài)。翻轉(zhuǎn)為0態(tài)(1)SD=1，RD=010101觸發(fā)器輸出與輸入的邏輯關(guān)系1001設觸發(fā)器原態(tài)為1設原態(tài)為0態(tài)1001110觸發(fā)器保持0態(tài)不變復位0設原態(tài)為0態(tài)1001110觸發(fā)器保持0態(tài)不變復位001設原態(tài)為0態(tài)011100翻轉(zhuǎn)為1態(tài)(2)SD=0，RD=101設原態(tài)為0態(tài)011100翻轉(zhuǎn)為1態(tài)(2)SD=設原態(tài)為1態(tài)0110001觸發(fā)器保持1態(tài)不變置位1設原態(tài)為1態(tài)0110001觸發(fā)器保持1態(tài)不變置位111設原態(tài)為0態(tài)010011保持為0態(tài)(3)SD=1，RD=111設原態(tài)為0態(tài)010011保持為0態(tài)(3)SD=設原態(tài)為1態(tài)1110001觸發(fā)器保持1態(tài)不變1設原態(tài)為1態(tài)1110001觸發(fā)器保持1態(tài)不變1110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為0態(tài)1態(tài)(4)SD=0，RD=010若先翻轉(zhuǎn)110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為0態(tài)1基本RS

觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)─直接置

0

端(復位端)SD(SetDirect)─直接置

1

端(置位端)SR低電平有效基本RS觸發(fā)器狀態(tài)表邏輯符號RD(ResetDire2.可控RS

觸發(fā)器基本RS觸發(fā)器導引電路時鐘脈沖2.可控RS觸發(fā)器基本RS觸發(fā)器導引電路時鐘脈沖當CP=0時11R、S

輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變。11

SD、RD用于預置觸發(fā)器的初始狀態(tài)，工作過程中應處于高電平，對電路工作狀態(tài)無影響。0被封鎖被封鎖當CP=0時11R、S輸入狀態(tài)不起作用。觸發(fā)器狀態(tài)不變。當CP=1時1打開觸發(fā)器狀態(tài)由R、S

輸入狀態(tài)決定。11打開當CP=1時1打開觸發(fā)器狀態(tài)由R、S輸入狀態(tài)決定。當CP=1時1打開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R、S

輸入狀態(tài)決定。11打開當CP=1時1打開(1)S=0,R=001101010(2)S=0,R=1觸發(fā)器置“0”(3)S=1,R=0觸發(fā)器置“1”111101010(2)S=0,R=1觸發(fā)器置“0”1110011110若先翻Q=1Q=011(4)S=1,R=1

當時鐘由1變0后觸發(fā)器狀態(tài)不定11若先翻轉(zhuǎn)1110011110若先翻Q=1Q=011(4)S=1,可控RS觸發(fā)器邏輯狀態(tài)表Qn─時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)動作特點：CP高電平時觸發(fā)器狀態(tài)由R、S確定?？煽豏S觸發(fā)器邏輯狀態(tài)表Qn─時鐘到來前觸發(fā)器的狀態(tài)Qn+1畫出可控RS

觸發(fā)器的輸出波形CP高電平時觸發(fā)器狀態(tài)由R、S確定。畫出可控RS觸發(fā)器的輸出波形CP高電平時觸發(fā)器狀態(tài)由R存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象,即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。CP克服辦法：采用JK

觸發(fā)器或D

觸發(fā)器。存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象,即在一個時鐘脈21.1.2JK觸發(fā)器1.電路結(jié)構(gòu)反饋線互補時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)CP

CP21.1.2JK觸發(fā)器1.電路結(jié)構(gòu)反饋線互補時鐘控制主、2.工作原理主觸發(fā)器打開

主觸發(fā)器狀態(tài)由J、K決定，接收信號并暫存。從觸發(fā)器封鎖

從觸發(fā)器狀態(tài)保持不變。01CP01CP2.工作原理主觸發(fā)器打開主觸發(fā)器狀態(tài)由J、K決定，10狀態(tài)保持不變

從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。從觸發(fā)器打開主觸發(fā)器封鎖0C01010CP10狀態(tài)保持不變從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持CP高電平時觸發(fā)器接收信號并暫存。要求CP高電平期間J、K狀態(tài)保持不變。CP下降沿時()觸發(fā)器翻轉(zhuǎn)。CP低電平時J、K不起作用。動作特點：10010CPCP高電平時觸發(fā)器接收信號并暫存。要求CP高電平期間CP01010分析JK觸發(fā)器的邏輯功能(1)J=1,K=1

設觸發(fā)器原態(tài)為0態(tài)翻轉(zhuǎn)為1態(tài)110110101001主從狀態(tài)一致01狀態(tài)不變狀態(tài)不變01010分析JK觸發(fā)器的邏輯功能(1)J=1,K=101010設觸發(fā)器原態(tài)為1態(tài)為？狀態(tài)J=1,K=1時，每來一個時鐘脈沖，狀態(tài)翻轉(zhuǎn)一次，即具有計數(shù)功能。(1)J=1,K=110100110從觸發(fā)器主觸發(fā)器01010設觸發(fā)器原態(tài)為1態(tài)為？狀態(tài)J=1,K=101010(2)J=0，K=1

設觸發(fā)器原態(tài)為1態(tài)翻轉(zhuǎn)為0態(tài)011001010110設觸發(fā)器原態(tài)為0態(tài)為？態(tài)01從觸發(fā)器主觸發(fā)器01010(2)J=0，K=1設觸發(fā)器原態(tài)為1態(tài)翻轉(zhuǎn)01010(3)J=1，K=0

設觸發(fā)器原態(tài)為0態(tài)翻轉(zhuǎn)為1態(tài)10011010100101設觸發(fā)器原態(tài)為1態(tài)為？態(tài)從觸發(fā)器主觸發(fā)器01010(3)J=1，K=0設觸發(fā)器原態(tài)為0態(tài)翻轉(zhuǎn)010(4)J=0，K=0

設觸發(fā)器原態(tài)為0態(tài)保持原態(tài)00010001從觸發(fā)器主觸發(fā)器保持原態(tài)保持原態(tài)010(4)J=0，K=0設觸發(fā)器原態(tài)為0態(tài)保持原態(tài)01001結(jié)論：CP高電平時主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。CP下降沿()觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致）。從觸發(fā)器主觸發(fā)器01001結(jié)論：CP高電平時主觸發(fā)器狀態(tài)由J、K決定(保持功能)

(置0功能)

(置1功能)(計數(shù)功能)SD

、RD為直接置1、置0端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD

、RD應接高電平。(翻轉(zhuǎn)功能)3.JK觸發(fā)器的邏輯功能CP下降沿觸發(fā)翻轉(zhuǎn)(保持功能)(置0功能)(置1功能)(計數(shù)功JK

觸發(fā)器工作波形下降沿觸發(fā)翻轉(zhuǎn)

根據(jù)CP下降沿前J、K的狀態(tài)，確定下降沿后Q的狀態(tài)。JK觸發(fā)器工作波形下降沿觸發(fā)翻轉(zhuǎn)根據(jù)CP下降沿前74LS112雙JK觸發(fā)器

每個芯片內(nèi)有兩個獨立的JK觸發(fā)器。

每個JK觸發(fā)器有各自的置0端(清零端)和置1端(預置端),

低電平有效。

CP下降沿()觸發(fā)器翻轉(zhuǎn)。JK觸發(fā)器邏輯符號

CPQJKSDRDQ74LS112雙JK觸發(fā)器每個芯片內(nèi)有兩個獨立的JK基本RS觸發(fā)器導引電路21.1.3D

觸發(fā)器1.電路結(jié)構(gòu)反饋線基本RS觸發(fā)器導引電路21.1.3D觸發(fā)器1.電路結(jié)構(gòu)D觸發(fā)器狀態(tài)表D

Qn+1

0101上升沿觸發(fā)翻轉(zhuǎn)2.邏輯功能D觸發(fā)器狀態(tài)表DQn+10101上升沿觸2.74LS74雙D觸發(fā)器74LS74引腳圖

每個芯片內(nèi)有兩個獨立的D觸發(fā)器。

CP上升沿()觸發(fā)器翻轉(zhuǎn)。

每個D有各自的置0端和置1端,低電平有效。D觸發(fā)器邏輯符號DCPQQRDSD74LS74雙D觸發(fā)器74LS74引腳圖每個芯片內(nèi)有D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)D觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器

當J=D，K=D時，兩觸發(fā)器狀態(tài)相同仍為下降沿觸發(fā)翻轉(zhuǎn)21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器(保持功能)(計數(shù)功能)當J=K時，兩觸發(fā)器狀態(tài)相同2.將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器(保持功能)(計數(shù)功能)3.將D

觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能。

即要求來一個CP，觸發(fā)器就翻轉(zhuǎn)一次。CPQQD3.將D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能。21.2寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n

位二進制時,要n個觸發(fā)器。按功能分數(shù)碼寄存器移位寄存器21.2寄存器寄存器是數(shù)字系統(tǒng)常用的邏輯21.2.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器或RS觸發(fā)器組成。并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變21.2.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指10清零1100寄存指令取數(shù)指令1100并行輸出方式0000001110101111狀態(tài)保持不變10清零1100寄存指令取數(shù)指令1100并行輸出方式000021.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器21.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。寄存數(shù)碼1.單向移位寄存器清零1移位脈沖2341011

數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。從高位向低位依次輸入數(shù)碼輸入10110000寄存數(shù)碼1.單向移位寄存器清零1移位脈沖23410111.單向移位寄存器5移位脈沖678清零1011數(shù)碼輸入1011

再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式1.單向移位寄存器5移位脈沖678清零1011數(shù)碼輸入1左移寄存器波形圖1111011Q0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器從Q3取出01111左移寄存器波形圖1111011Q0Q3Q2Q11110待存數(shù)4位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出再繼續(xù)輸入四個移位脈沖,從Q3端串行輸出1011數(shù)碼。4位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行21觸發(fā)器和時序邏輯電路課件74LS194功能表并行輸入控制端輸出端左移串行輸入右移串行輸入74LS194型雙向移位寄存器74LS194功能表并行輸入控制端輸出端左移串行輸21.3計數(shù)器

計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器(按計數(shù)制)21.3計數(shù)器計數(shù)器是數(shù)字電路和計算機中廣泛應21.3.1二進制計數(shù)器

按二進制的規(guī)律累計脈沖個數(shù),它也是構(gòu)成其他進制計數(shù)器的基礎。要構(gòu)成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進制計數(shù)器異步計數(shù)器：計數(shù)脈沖CP不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。21.3.1二進制計數(shù)器按二進制的規(guī)律三位二進制減法計數(shù)器狀態(tài)表二進制計數(shù)器：按二進制規(guī)律計數(shù)三位二進制減法計數(shù)器狀態(tài)表二進制計數(shù)器：3位異步二進制加法計數(shù)器1010

當J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次。CP計數(shù)脈沖在電路圖中J、Ｋ懸空表示J、K=1。每來一個CP翻轉(zhuǎn)一次

當相鄰低位觸發(fā)器由1變0時翻轉(zhuǎn)下降沿觸發(fā)翻轉(zhuǎn)3位異步二進制加法計數(shù)器1010當J、K=1時，具異步二進制加法計數(shù)器工作波形2分頻4分頻8分頻Q0Q1Q2每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步。

每經(jīng)一個觸發(fā)器，脈沖的周期就增加一倍，頻率減為一半。異步二進制加法計數(shù)器工作波形2分頻4分頻8分頻Q0Q1Q？？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能。用D觸發(fā)器構(gòu)成3位二進制異步加法計數(shù)器。2.若構(gòu)成減法計數(shù)器,CP端又如何連接？思考1.各觸發(fā)器的CP端應如何連接？？？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能。用D觸發(fā)

八進制異步減法計數(shù)器電路

(a)D

觸發(fā)器構(gòu)成；(b)JK觸發(fā)器構(gòu)成八進制異步減法計數(shù)器電路(b74LS197集成4位異步二進制加法計數(shù)器

芯片內(nèi)有一個二進制計數(shù)器和一個八進制計數(shù)器。

CP下降沿()觸發(fā)器翻轉(zhuǎn)。

有置0端和置數(shù)端，低電平有效。74LS197集成4位異步二進制加法計數(shù)器芯片內(nèi)有一2.同步二進制計數(shù)器異步二進制加法計數(shù)器線路連接簡單。各觸發(fā)器逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各位觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快，但接線較復雜。同步計數(shù)器組成原則:

根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級間連接方式，找出J、K輸入端的連接方式。2.同步二進制計數(shù)器異步二進制加法計數(shù)器線路連接簡單。同2.同步二進制計數(shù)器2.同步二進制計數(shù)器4位二進制加法計數(shù)器的狀態(tài)表4位二進制加法計數(shù)器的狀態(tài)表四位二進制同步計數(shù)器級間連接的邏輯關(guān)系

由J、K端邏輯表達式，可得出四位同步二進制計數(shù)器的邏輯電路。（加法）（減法）四位二進制同步計數(shù)器級間連接的邏輯關(guān)系由J、K端邏輯由主從型JK觸發(fā)器組成的同步4位二進制加法計數(shù)器

計數(shù)脈沖同時加到各位觸發(fā)器上，當每個計數(shù)脈沖到來后，觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。與關(guān)系由主從型JK觸發(fā)器組成的同步4位二進制加法計數(shù)器74LS161型4位同步二進制計數(shù)器(a)引腳排列圖；(b)邏輯符號74LS161型4位同步二進制計數(shù)器(a)引腳排21觸發(fā)器和時序邏輯電路課件例:分析圖示邏輯電路的邏輯功能,說明其用處。

設初始狀態(tài)為000。例:分析圖示邏輯電路的邏輯功能,說明其用處。

解：1.寫出各觸發(fā)器J、K端和CP端的邏輯表達式

CP0=CP

K0=1

J0=Q2K1=1

J1=1CP1=Q0J2=Q0Q1K2=1CP2=CP

解：1.寫出各觸發(fā)器J、K端和CP端的CP0=CP解：當初始狀態(tài)為000時，各觸發(fā)器J、K端和CP端的電平為

CP0=CP=0K0=1

J0=Q2=1K1=1

J1=1CP1=Q0=0J2=Q0Q1=0K2=1CP2=CP=0

解：當初始狀態(tài)為000時，CP0=CP=0K0011111CPJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，經(jīng)5個脈沖循環(huán)一次,為五進制加法計數(shù)器。2.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程

由于計數(shù)脈沖沒有同時加到各位觸發(fā)器上，所以為異步計數(shù)器。011111CPJ2=Q0Q1K2=1J1=K1=1異步五進制計數(shù)器工作波形異步五進制計數(shù)器工作波形21.3.2十進制計數(shù)器

計數(shù)規(guī)律：“逢十進一”。它是用4位二進制數(shù)表示對應的十進制數(shù)，所以又稱為二–十進制計數(shù)器。4位二進制數(shù)可以表示十六種狀態(tài)，為了表示十進制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用的8421編碼的十進制計數(shù)器。21.3.2十進制計數(shù)器計數(shù)規(guī)律：“逢十進制加法計數(shù)器狀態(tài)表1.同步十進制計數(shù)器十進制加法計數(shù)器狀態(tài)表1.同步十進制計數(shù)器十進制同步加法計數(shù)器十進制同步加法計數(shù)器十進制同步計數(shù)器工作波形

常使用74LS160型同步十進制加法計數(shù)器,其引腳排列及功能表與74LS161型計數(shù)器相同。十進制同步計數(shù)器工作波形常使用74LS160型同步2.異步十進制計數(shù)器(1)74LS290型二-五-十進制計數(shù)器2.異步十進制計數(shù)器(1)74LS290型二-五-十進制邏輯功能及引腳排列110

10清零(1)R01、

R02：置0輸入端。邏輯功能0000R0高電平清零邏輯功能及引腳排列11010清零(1)R01、R0邏輯功能及外引線排列1

10置9(2)S91、

S02：置9輸入端。邏輯功能1100邏輯功能及外引線排列110置9(2)S91、S0邏輯功能及外引線排列(3)計數(shù)功能0011邏輯功能邏輯功能及外引線排列(3)計數(shù)功能0011邏輯功能0輸出五進制011輸入計數(shù)脈沖二進制計數(shù)輸入計數(shù)脈沖下降沿觸發(fā)翻轉(zhuǎn)0輸出五進制011輸入計數(shù)脈沖二進制計數(shù)輸入計數(shù)脈沖下降0011輸出十進制8421碼異步十進制計數(shù)器輸入脈沖0011輸出十進制8421碼異步十進制計數(shù)器輸入脈沖計數(shù)74LS290型計數(shù)器功能表清零置9計數(shù)74LS290型計數(shù)器功能表清零置9輸入計數(shù)脈沖8421碼異步十進制計數(shù)器十分頻輸出(進位輸出)計數(shù)狀態(tài)計數(shù)器輸出(2)74LS290的應用

引腳排列圖輸入計數(shù)脈沖8421碼異步十進制計數(shù)器十分頻輸出(進位輸出)五進制輸出計數(shù)脈沖輸入異步五進制計數(shù)器工作波形五進制輸出計數(shù)脈沖輸入異步五進制計數(shù)器工作波形21.3.3任意進制計數(shù)器

反饋置0法：當滿足一定的條件時，利用計數(shù)器的復位端強迫計數(shù)器清零,重新開始新一輪計數(shù)。

利用反饋置0法可用已有的計數(shù)器得出小于原進制的計數(shù)器。

如：用一片74LS290可構(gòu)成十進制計數(shù)器，再將十進制計數(shù)器適當改接,利用其清零端進行反饋清零，則可得出十以內(nèi)的任意進制計數(shù)器。N進制計數(shù)器的構(gòu)成21.3.3任意進制計數(shù)器反饋置0法

例1：用一片74LS290構(gòu)成十以內(nèi)的任意進制計數(shù)器。解：六進制計數(shù)器六種狀態(tài)六個脈沖循環(huán)一次一般計數(shù)器有幾種狀態(tài)就稱為幾進制計數(shù)器。例1：用一片74LS290構(gòu)成十以內(nèi)的任意進制計數(shù)器。六進制計數(shù)器

當狀態(tài)0110(6)出現(xiàn)時，將Q2=1，Q1=1送到清零端R0(即R0=Q2Q1),使計數(shù)器立即清零。狀態(tài)0110僅瞬間存在。74LS290為異步清零的計數(shù)器反饋置0實現(xiàn)方法:六進制計數(shù)器當狀態(tài)0110(6)出現(xiàn)時，將Q2六進制計數(shù)器七進制計數(shù)器

當出現(xiàn)0110(6)時，應立即使計數(shù)器清零，重新開始新一輪計數(shù)。R0=Q2Q1。

當出現(xiàn)

0111(7)時，計數(shù)器立即清零，重新開始新一輪計數(shù)。R0=Q2Q1Q0。六進制計數(shù)器七進制計數(shù)器當出現(xiàn)0110(6)時，應例2：用二片74LS290構(gòu)成100以內(nèi)的計數(shù)器。解：(1)二十四進制計數(shù)器0010(2)0100(4)R0=2Q1·1Q2例2：用二片74LS290構(gòu)成100以內(nèi)的計數(shù)器。解：(1)

解:(2)六十進制計數(shù)器

個位為十進制，十位為六進制。個位的最高位Q3接十位的CP0

，個位十進制計數(shù)器經(jīng)過十個脈沖循環(huán)一次，每當?shù)谑畟€脈沖來到后Q3由1變?yōu)?，相當于一個下降沿，使十位六進制計數(shù)器計數(shù)。經(jīng)過六十個脈沖，個位和十位計數(shù)器都恢復為0000。解:(2)六十進制計數(shù)器個位為十進制，十位(3)二?五?十進制計數(shù)器RD高電平清零五進制五進制

每個芯片內(nèi)有兩個十進制計數(shù)器。

每個十進制計數(shù)器包含一個二進制和一個五進制計數(shù)器。

二進制計數(shù)器和五進制計數(shù)器經(jīng)適當連接可組成十進制計數(shù)器。下降沿翻轉(zhuǎn)二進制(3)二?五?十進制計數(shù)器RD高電平清零五進制五進制例3：用一片74LS390構(gòu)成四十六進制計數(shù)器。十位

0100(4)個位0110(6)例3：用一片74LS390構(gòu)成四十六進制計數(shù)器。十位個位D(DOWN)—減法脈沖輸入端U(UP)—

加法脈沖輸入端L(LOAD)—

置數(shù)端CO

—

進位端BO

—

借位端C(CLR)—

清零端74LS192引腳排列圖十進制同步加/減計數(shù)器D(DOWN)—減法脈沖輸入端U(UP)—加法脈沖輸74LS192功能表十進制同步加/減計數(shù)器74LS192功能表十進制同步加/減計數(shù)器21.3.4環(huán)形計數(shù)器工作原理：先將計數(shù)器置為Q3Q2Q1Q0=1000

而后每來一個CP，其各觸發(fā)器狀態(tài)依次右移一位。即100001000010000121.3.4環(huán)形計數(shù)器工作原理：先將計數(shù)器置為Q3Q環(huán)行計數(shù)器工作波形

環(huán)形計數(shù)器可作為順序脈沖發(fā)生器。環(huán)行計數(shù)器工作波形環(huán)形計數(shù)器可作為順序脈沖發(fā)生器。21.3.5環(huán)形分配器K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q1J0K0J1K1J2K221.3.5環(huán)形分配器K0=Q2J0=Q2J環(huán)行分配器工作波形可產(chǎn)生相移為的順序脈沖。環(huán)行分配器工作波形可產(chǎn)生相移為的順序脈沖。21.5由555定時器定時器組成的單穩(wěn)

態(tài)觸發(fā)器和無穩(wěn)態(tài)觸發(fā)器

555定時器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。用它可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路。555定時器在工業(yè)控制、定時、檢測、報警等方面有廣泛應用。21.5.1555定時器(1)分壓器：由三個等值電阻構(gòu)成。(2)比較器：由電壓比較器C1和C2構(gòu)成。(3)RS觸發(fā)器。(4)放電管T。21.5由555定時器定時器組成的單穩(wěn)

48++C1++C2S5kTRD2567315k5kSDQQRVAVB輸出端

電壓控制端高電平觸發(fā)端低電平觸發(fā)端放電端UCC分壓器比較器RS觸發(fā)器放電管地(復位端)R'D48++C1++C2S5kTRD2567315k5kSDQQ555定時器功能表555定時器功能表

單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)。在未加觸發(fā)脈沖前，電路處于穩(wěn)定狀態(tài)；在觸發(fā)脈沖作用下，電路由穩(wěn)定狀態(tài)翻轉(zhuǎn)為暫穩(wěn)定狀態(tài)，停留一段時間后，電路又自動返回穩(wěn)定狀態(tài)。

暫穩(wěn)定狀態(tài)的長短，取決于電路的參數(shù)，與觸發(fā)脈沖無關(guān)。21.5.2由555定時器組成的單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器一般用做定時、整形及延時。單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)。在未加觸發(fā)脈沖接通電源>2/3UCC01101Q=0導通1穩(wěn)定狀態(tài)21.5.2由555定時器組成的單穩(wěn)態(tài)觸發(fā)器接通電源>2/3UCC01101Q=0導通1穩(wěn)定狀態(tài)21.21.5.2.由555定時器組成的單穩(wěn)態(tài)觸發(fā)器Q=01101Q=1截止0001<1/3UCC暫穩(wěn)狀態(tài)21.5.2.由555定時器組成的單穩(wěn)態(tài)觸發(fā)器Q=01101010Q=1010110穩(wěn)定狀態(tài)Q=021.5.2.由555定時器組成的單穩(wěn)態(tài)觸發(fā)器>2/3UCC1010Q=1010110穩(wěn)定狀態(tài)Q=021.5.2.由5

單穩(wěn)態(tài)觸發(fā)器

(a)電路；(b)輸入輸出波形tp=RCln3=1.1RC

暫穩(wěn)態(tài)的長短取決于RC時間常數(shù)。單穩(wěn)態(tài)觸發(fā)器

(a)電路；(b)輸入輸出波形t應用1：單穩(wěn)態(tài)觸發(fā)器構(gòu)成定時檢測。應用1：單穩(wěn)態(tài)觸發(fā)器構(gòu)成定時檢測。應用2：單穩(wěn)態(tài)觸發(fā)器構(gòu)成短時用照明燈。若S未按下,則uI

=1。若S按下,則uI

=0。應用2：單穩(wěn)態(tài)觸發(fā)器構(gòu)成短時用照明燈。若S未按下,則uI燈亮的時間為tp=1.1RC燈亮的時間為tp=1.1RC應用3：抗干擾的定時電路。

在工業(yè)控制中，周圍環(huán)境往往存在大量的干擾信號，如高頻火花、電磁波等，必須要提高控制所用的定時電路的抗干擾能力。應用3：抗干擾的定時電路。在工業(yè)控制中，周圍21.5.3

由555定時器組成的多諧振蕩器

多諧振蕩器是一種無穩(wěn)態(tài)觸發(fā)器,接通電源后，不需外加觸發(fā)信號，就能產(chǎn)生矩形波輸出。由于矩形波中含有豐富的諧波，故稱為多諧振蕩器。

多諧振蕩器是一種常用的脈沖波形發(fā)生器，觸發(fā)器和時序電路中的時鐘脈沖一般由多諧振蕩器產(chǎn)生的。21.5.3由555定時器組成的多諧振蕩器多諧振uCR1R2.+–接通電源通電前uC=0011100>2/3UCCRD=1SD=0C充電C放電1<1/3UCC21.5.3

由555定時器組成的多諧振蕩器uCR1R2.+–接通電源通電前011100>2/3UCCtp1tp22/3UCC1/3UCCQ=1Q=0Q=0Q=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通電源T截止C充電T導通C放電RD=1SD=0RD=0SD=1uCtOuOtO本電路只能產(chǎn)生占空比大于0.5的矩形波。tp1tp22/3UCC1/3UCCQ=1Q=0Q=0Q=1

本電路可以產(chǎn)生占空比處于0和1之間的矩形波。這是因為它的充放電的路徑不同。占空比可調(diào)的多諧振蕩器本電路可以產(chǎn)生占空比處于0和1之間的矩形波。應用1：多諧振蕩器構(gòu)成水位監(jiān)控報警電路。

水位正常情況下，電容C被短接,揚聲器不發(fā)音;水位下降到探測器以下時，多諧振蕩器開始工作，揚聲器發(fā)出報警。應用1：多諧振蕩器構(gòu)成水位監(jiān)控報警電路。水位應用2：雙音門鈴，按下之后充電回路不同。應用2：雙音門鈴，按下之后充電回路不同。21.6應用舉例21.6.1優(yōu)先裁決電路21.6應用舉例21.6.1優(yōu)先裁決電路工作原理：開始比賽時，按下復位開關(guān)S。001不亮不亮1100未比賽時A1、A2為0復位開關(guān)S斷開。工作原理：開始比賽時，按下復位開關(guān)S。001不亮不亮1100工作原理：00不亮不亮11001優(yōu)先到達011亮0001封鎖封鎖保持不變工作原理：00不亮不亮11001優(yōu)先011亮0001封鎖封鎖21.6.2四人搶答電路CT74LS175

引腳排列圖四人搶答電路的主要器件是CT74LS175型四上升沿D觸發(fā)器，其引腳排列圖如右圖所示，它的清零端和時鐘脈沖CP是四個D觸發(fā)器共用的。

搶答前先清零,

Q4~Q1均為0,相應的發(fā)光二極管LED都不亮；

~均為1,與非門G1的輸出為0，揚聲器不響。同時，G2輸出為1，將G3打開，時鐘脈沖CP經(jīng)過G3進入D觸發(fā)器的CP端。此時，由于S1~S4均未按下,D1~D4均為0,所以觸發(fā)器的狀態(tài)不變。工作原理：21.6.2四人搶答電路CT74LS175四人搶4300LEDCRD1Q1Q&G174LS175S141M+5VS2S3S4&G3&G2+5V83DG10010kCP1D2D3D4D2Q4Q4Q3Q3Q2Q21.6.2四人搶答電路工作原理：搶答前清0。0000截止04300LEDCRD1Q1Q&G174LS175S14

若S1首先被按下,D1和Q1均變?yōu)?,相應的發(fā)光二極管亮；變?yōu)?,G1的輸出為1,揚聲器響。同時,G2

輸出為0,將G3封閉,時鐘脈沖CP便不能經(jīng)過G3進入D觸發(fā)器。由于沒有時鐘脈沖,

因此,再按其它按鈕,就不起作用了,

觸發(fā)器的狀態(tài)不會改變。搶答開始，若S1先被按下1000亮01導通響0封鎖1若S1首先被按搶答開始，若S1先被按下1000亮021觸發(fā)器和時序邏輯電路課件第21章觸發(fā)器和時序邏輯電路21.1

雙穩(wěn)態(tài)觸發(fā)器21.2

寄存器21.3

計數(shù)器21.6應用舉例21.4時序邏輯電路的分析(略)21.5由555定時器組成的單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)

觸發(fā)器第21章觸發(fā)器和時序邏輯電路21.1雙穩(wěn)態(tài)觸發(fā)器21.2

電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關(guān)，當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存儲記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點：

下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時序邏輯電路的基本邏輯單元。電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且21.1

雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。特點：

(1)有兩個穩(wěn)定狀態(tài)—0態(tài)和

1態(tài)；

(2)能根據(jù)輸入信號將觸發(fā)器置成

0態(tài)或

1態(tài)；

(3)輸入信號消失后，被置成的

0態(tài)或

1態(tài)能保存下來，即具有記憶功能。21.1雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器：特點：21.1.1RS

觸發(fā)器兩互補輸出端1.基本RS觸發(fā)器兩輸入端反饋線21.1.1RS觸發(fā)器兩互補輸出端1.基本RS

觸發(fā)器輸出與輸入的邏輯關(guān)系1001設觸發(fā)器原態(tài)為1態(tài)。翻轉(zhuǎn)為0態(tài)(1)SD=1，RD=010101觸發(fā)器輸出與輸入的邏輯關(guān)系1001設觸發(fā)器原態(tài)為1設原態(tài)為0態(tài)1001110觸發(fā)器保持0態(tài)不變復位0設原態(tài)為0態(tài)1001110觸發(fā)器保持0態(tài)不變復位001設原態(tài)為0態(tài)011100翻轉(zhuǎn)為1態(tài)(2)SD=0，RD=101設原態(tài)為0態(tài)011100翻轉(zhuǎn)為1態(tài)(2)SD=設原態(tài)為1態(tài)0110001觸發(fā)器保持1態(tài)不變置位1設原態(tài)為1態(tài)0110001觸發(fā)器保持1態(tài)不變置位111設原態(tài)為0態(tài)010011保持為0態(tài)(3)SD=1，RD=111設原態(tài)為0態(tài)010011保持為0態(tài)(3)SD=設原態(tài)為1態(tài)1110001觸發(fā)器保持1態(tài)不變1設原態(tài)為1態(tài)1110001觸發(fā)器保持1態(tài)不變1110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為0態(tài)1態(tài)(4)SD=0，RD=010若先翻轉(zhuǎn)110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為0態(tài)1基本RS

觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)─直接置

0

端(復位端)SD(SetDirect)─直接置

1

端(置位端)SR低電平有效基本RS觸發(fā)器狀態(tài)表邏輯符號RD(ResetDire2.可控RS

觸發(fā)器基本RS觸發(fā)器導引電路時鐘脈沖2.可控RS觸發(fā)器基本RS觸發(fā)器導引電路時鐘脈沖當CP=0時11R、S

輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變。11

SD、RD用于預置觸發(fā)器的初始狀態(tài)，工作過程中應處于高電平，對電路工作狀態(tài)無影響。0被封鎖被封鎖當CP=0時11R、S輸入狀態(tài)不起作用。觸發(fā)器狀態(tài)不變。當CP=1時1打開觸發(fā)器狀態(tài)由R、S

輸入狀態(tài)決定。11打開當CP=1時1打開觸發(fā)器狀態(tài)由R、S輸入狀態(tài)決定。當CP=1時1打開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R、S

輸入狀態(tài)決定。11打開當CP=1時1打開(1)S=0,R=001101010(2)S=0,R=1觸發(fā)器置“0”(3)S=1,R=0觸發(fā)器置“1”111101010(2)S=0,R=1觸發(fā)器置“0”1110011110若先翻Q=1Q=011(4)S=1,R=1

當時鐘由1變0后觸發(fā)器狀態(tài)不定11若先翻轉(zhuǎn)1110011110若先翻Q=1Q=011(4)S=1,可控RS觸發(fā)器邏輯狀態(tài)表Qn─時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)動作特點：CP高電平時觸發(fā)器狀態(tài)由R、S確定?？煽豏S觸發(fā)器邏輯狀態(tài)表Qn─時鐘到來前觸發(fā)器的狀態(tài)Qn+1畫出可控RS

觸發(fā)器的輸出波形CP高電平時觸發(fā)器狀態(tài)由R、S確定。畫出可控RS觸發(fā)器的輸出波形CP高電平時觸發(fā)器狀態(tài)由R存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象,即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。CP克服辦法：采用JK

觸發(fā)器或D

觸發(fā)器。存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象,即在一個時鐘脈21.1.2JK觸發(fā)器1.電路結(jié)構(gòu)反饋線互補時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)CP

CP21.1.2JK觸發(fā)器1.電路結(jié)構(gòu)反饋線互補時鐘控制主、2.工作原理主觸發(fā)器打開

主觸發(fā)器狀態(tài)由J、K決定，接收信號并暫存。從觸發(fā)器封鎖

從觸發(fā)器狀態(tài)保持不變。01CP01CP2.工作原理主觸發(fā)器打開主觸發(fā)器狀態(tài)由J、K決定，10狀態(tài)保持不變

從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。從觸發(fā)器打開主觸發(fā)器封鎖0C01010CP10狀態(tài)保持不變從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持CP高電平時觸發(fā)器接收信號并暫存。要求CP高電平期間J、K狀態(tài)保持不變。CP下降沿時()觸發(fā)器翻轉(zhuǎn)。CP低電平時J、K不起作用。動作特點：10010CPCP高電平時觸發(fā)器接收信號并暫存。要求CP高電平期間CP01010分析JK觸發(fā)器的邏輯功能(1)J=1,K=1

設觸發(fā)器原態(tài)為0態(tài)翻轉(zhuǎn)為1態(tài)110110101001主從狀態(tài)一致01狀態(tài)不變狀態(tài)不變01010分析JK觸發(fā)器的邏輯功能(1)J=1,K=101010設觸發(fā)器原態(tài)為1態(tài)為？狀態(tài)J=1,K=1時，每來一個時鐘脈沖，狀態(tài)翻轉(zhuǎn)一次，即具有計數(shù)功能。(1)J=1,K=110100110從觸發(fā)器主觸發(fā)器01010設觸發(fā)器原態(tài)為1態(tài)為？狀態(tài)J=1,K=101010(2)J=0，K=1

設觸發(fā)器原態(tài)為1態(tài)翻轉(zhuǎn)為0態(tài)011001010110設觸發(fā)器原態(tài)為0態(tài)為？態(tài)01從觸發(fā)器主觸發(fā)器01010(2)J=0，K=1設觸發(fā)器原態(tài)為1態(tài)翻轉(zhuǎn)01010(3)J=1，K=0

設觸發(fā)器原態(tài)為0態(tài)翻轉(zhuǎn)為1態(tài)10011010100101設觸發(fā)器原態(tài)為1態(tài)為？態(tài)從觸發(fā)器主觸發(fā)器01010(3)J=1，K=0設觸發(fā)器原態(tài)為0態(tài)翻轉(zhuǎn)010(4)J=0，K=0

設觸發(fā)器原態(tài)為0態(tài)保持原態(tài)00010001從觸發(fā)器主觸發(fā)器保持原態(tài)保持原態(tài)010(4)J=0，K=0設觸發(fā)器原態(tài)為0態(tài)保持原態(tài)01001結(jié)論：CP高電平時主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。CP下降沿()觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致）。從觸發(fā)器主觸發(fā)器01001結(jié)論：CP高電平時主觸發(fā)器狀態(tài)由J、K決定(保持功能)

(置0功能)

(置1功能)(計數(shù)功能)SD

、RD為直接置1、置0端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD

、RD應接高電平。(翻轉(zhuǎn)功能)3.JK觸發(fā)器的邏輯功能CP下降沿觸發(fā)翻轉(zhuǎn)(保持功能)(置0功能)(置1功能)(計數(shù)功JK

觸發(fā)器工作波形下降沿觸發(fā)翻轉(zhuǎn)

根據(jù)CP下降沿前J、K的狀態(tài)，確定下降沿后Q的狀態(tài)。JK觸發(fā)器工作波形下降沿觸發(fā)翻轉(zhuǎn)根據(jù)CP下降沿前74LS112雙JK觸發(fā)器

每個芯片內(nèi)有兩個獨立的JK觸發(fā)器。

每個JK觸發(fā)器有各自的置0端(清零端)和置1端(預置端),

低電平有效。

CP下降沿()觸發(fā)器翻轉(zhuǎn)。JK觸發(fā)器邏輯符號

CPQJKSDRDQ74LS112雙JK觸發(fā)器每個芯片內(nèi)有兩個獨立的JK基本RS觸發(fā)器導引電路21.1.3D

觸發(fā)器1.電路結(jié)構(gòu)反饋線基本RS觸發(fā)器導引電路21.1.3D觸發(fā)器1.電路結(jié)構(gòu)D觸發(fā)器狀態(tài)表D

Qn+1

0101上升沿觸發(fā)翻轉(zhuǎn)2.邏輯功能D觸發(fā)器狀態(tài)表DQn+10101上升沿觸2.74LS74雙D觸發(fā)器74LS74引腳圖

每個芯片內(nèi)有兩個獨立的D觸發(fā)器。

CP上升沿()觸發(fā)器翻轉(zhuǎn)。

每個D有各自的置0端和置1端,低電平有效。D觸發(fā)器邏輯符號DCPQQRDSD74LS74雙D觸發(fā)器74LS74引腳圖每個芯片內(nèi)有D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)D觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器

當J=D，K=D時，兩觸發(fā)器狀態(tài)相同仍為下降沿觸發(fā)翻轉(zhuǎn)21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器(保持功能)(計數(shù)功能)當J=K時，兩觸發(fā)器狀態(tài)相同2.將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器(保持功能)(計數(shù)功能)3.將D

觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能。

即要求來一個CP，觸發(fā)器就翻轉(zhuǎn)一次。CPQQD3.將D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能。21.2寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n

位二進制時,要n個觸發(fā)器。按功能分數(shù)碼寄存器移位寄存器21.2寄存器寄存器是數(shù)字系統(tǒng)常用的邏輯21.2.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器或RS觸發(fā)器組成。并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變21.2.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指10清零1100寄存指令取數(shù)指令1100并行輸出方式0000001110101111狀態(tài)保持不變10清零1100寄存指令取數(shù)指令1100并行輸出方式000021.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器21.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。寄存數(shù)碼1.單向移位寄存器清零1移位脈沖2341011

數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。從高位向低位依次輸入數(shù)碼輸入10110000寄存數(shù)碼1.單向移位寄存器清零1移位脈沖23410111.單向移位寄存器5移位脈沖678清零1011數(shù)碼輸入1011

再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式1.單向移位寄存器5移位脈沖678清零1011數(shù)碼輸入1左移寄存器波形圖1111011Q0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器從Q3取出01111左移寄存器波形圖1111011Q0Q3Q2Q11110待存數(shù)4位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出再繼續(xù)輸入四個移位脈沖,從Q3端串行輸出1011數(shù)碼。4位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行21觸發(fā)器和時序邏輯電路課件74LS194功能表并行輸入控制端輸出端左移串行輸入右移串行輸入74LS194型雙向移位寄存器74LS194功能表并行輸入控制端輸出端左移串行輸21.3計數(shù)器

計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器(按計數(shù)制)21.3計數(shù)器計數(shù)器是數(shù)字電路和計算機中廣泛應21.3.1二進制計數(shù)器

按二進制的規(guī)律累計脈沖個數(shù),它也是構(gòu)成其他進制計數(shù)器的基礎。要構(gòu)成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進制計數(shù)器異步計數(shù)器：計數(shù)脈沖CP不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。21.3.1二進制計數(shù)器按二進制的規(guī)律三位二進制減法計數(shù)器狀態(tài)表二進制計數(shù)器：按二進制規(guī)律計數(shù)三位二進制減法計數(shù)器狀態(tài)表二進制計數(shù)器：3位異步二進制加法計數(shù)器1010

當J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次。CP計數(shù)脈沖在電路圖中J、Ｋ懸空表示J、K=1。每來一個CP翻轉(zhuǎn)一次

當相鄰低位觸發(fā)器由1變0時翻轉(zhuǎn)下降沿觸發(fā)翻轉(zhuǎn)3位異步二進制加法計數(shù)器1010當J、K=1時，具異步二進制加法計數(shù)器工作波形2分頻4分頻8分頻Q0Q1Q2每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步。

每經(jīng)一個觸發(fā)器，脈沖的周期就增加一倍，頻率減為一半。異步二進制加法計數(shù)器工作波形2分頻4分頻8分頻Q0Q1Q？？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能。用D觸發(fā)器構(gòu)成3位二進制異步加法計數(shù)器。2.若構(gòu)成減法計數(shù)器,CP端又如何連接？思考1.各觸發(fā)器的CP端應如何連接？？？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能。用D觸發(fā)

八進制異步減法計數(shù)器電路

(a)D

觸發(fā)器構(gòu)成；(b)JK觸發(fā)器構(gòu)成八進制異步減法計數(shù)器電路(b74LS197集成4位異步二進制加法計數(shù)器

芯片內(nèi)有一個二進制計數(shù)器和一個八進制計數(shù)器。

CP下降沿()觸發(fā)器翻轉(zhuǎn)。

有置0端和置數(shù)端，低電平有效。74LS197集成4位異步二進制加法計數(shù)器芯片內(nèi)有一2.同步二進制計數(shù)器異步二進制加法計數(shù)器線路連接簡單。各觸發(fā)器逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各位觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快，但接線較復雜。同步計數(shù)器組成原則:

根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級間連接方式，找出J、K輸入端的連接方式。2.同步二進制計數(shù)器異步二進制加法計數(shù)器線路連接簡單。同2.同步二進制計數(shù)器2.同步二進制計數(shù)器4位二進制加法計數(shù)器的狀態(tài)表4位二進制加法計數(shù)器的狀態(tài)表四位二進制同步計數(shù)器級間連接的邏輯關(guān)系

由J、K端邏輯表達式，可得出四位同步二進制計數(shù)器的邏輯電路。（加法）（減法）四位二進制同步計數(shù)器級間連接的邏輯關(guān)系由J、K端邏輯由主從型JK觸發(fā)器組成的同步4位二進制加法計數(shù)器

計數(shù)脈沖同時加到各位觸發(fā)器上，當每個計數(shù)脈沖到來后，觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。與關(guān)系由主從型JK觸發(fā)器組成的同步4位二進制加法計數(shù)器74LS161型4位同步二進制計數(shù)器(a)引腳排列圖；(b)邏輯符號74LS161型4位同步二進制計數(shù)器(a)引腳排21觸發(fā)器和時序邏輯電路課件例:分析圖示邏輯電路的邏輯功能,說明其用處。

設初始狀態(tài)為000。例:分析圖示邏輯電路的邏輯功能,說明其用處。

解：1.寫出各觸發(fā)器J、K端和CP端的邏輯表達式

CP0=CP

K0=1

J0=Q2K1=1

J1=1CP1=Q0J2=Q0Q1K2=1CP2=CP

解：1.寫出各觸發(fā)器J、K端和CP端的CP0=CP解：當初始狀態(tài)為000時，各觸發(fā)器J、K端和CP端的電平為

CP0=CP=0K0=1

J0=Q2=1K1=1

J1=1CP1=Q0=0J2=Q0Q1=0K2=1CP2=CP=0

解：當初始狀態(tài)為000時，CP0=CP=0K0011111CPJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，經(jīng)5個脈沖循環(huán)一次,為五進制加法計數(shù)器。2.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程

由于計數(shù)脈沖沒有同時加到各位觸發(fā)器上，所以為異步計數(shù)器。011111CPJ2=Q0Q1K2=1J1=K1=1異步五進制計數(shù)器工作波形異步五進制計數(shù)器工作波形21.3.2十進制計數(shù)器

計數(shù)規(guī)律：“逢十進一”。它是用4位二進制數(shù)表示對應的十進制數(shù)，所以又稱為二–十進制計數(shù)器。4位二進制數(shù)可以表示十六種狀態(tài)，為了表示十進制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用的8421編碼的十進制計數(shù)器。21.3.2十進制計數(shù)器計數(shù)規(guī)律：“逢十進制加法計數(shù)器狀態(tài)表1.同步十進制計數(shù)器十進制加法計數(shù)器狀態(tài)表1.同步十進制計數(shù)器十進制同步加法計數(shù)器十進制同步加法計數(shù)器十進制同步計數(shù)器工作波形

常使用74LS160型同步十進制加法計數(shù)器,其引腳排列及功能表與74LS161型計數(shù)器相同。十進制同步計數(shù)器工作波形常使用74LS160型同步2.異步十進制計數(shù)器(1)74LS290型二-五-十進制計數(shù)器2.異步十進制計數(shù)器(1)74LS290型二-五-十進制邏輯功能及引腳排列110

10清零(1)R01、

R02：置0輸入端。邏輯功能0000R0高電平清零邏輯功能及引腳排列11010清零(1)R01、R0邏輯功能及外引線排列1

10置9(2)S91、

S02：置9輸入端。邏輯功能1100邏輯功能及外引線排列110置9(2)S91、S0邏輯功能及外引線排列(3)計數(shù)功能0011邏輯功能邏輯功能及外引線排列(3)計數(shù)功能0011邏輯功能0輸出五進制011輸入計數(shù)脈沖二進制計數(shù)輸入計數(shù)脈沖下降沿觸發(fā)翻轉(zhuǎn)0輸出五進制011輸入計數(shù)脈沖二進制計數(shù)輸入計數(shù)脈沖下降0011輸出十進制8421碼異步十進制計數(shù)器輸入脈沖0011輸出十進制8421碼異步十進制計數(shù)器輸入脈沖計數(shù)74LS290型計數(shù)器功能表清零置9計數(shù)74LS290型計數(shù)器功能表清零置9輸入計數(shù)脈沖8421碼異步十進制計數(shù)器十分頻輸出(進位輸出)計數(shù)狀態(tài)計數(shù)器輸出(2)74LS290的應用

引腳排列圖輸入計數(shù)脈沖8421碼異步十進制計數(shù)器十分頻輸出(進位輸出)五進制輸出計數(shù)脈沖輸入異步五進制計數(shù)器工作波形五進制輸出計數(shù)脈沖輸入異步五進制計數(shù)器工作波形21.3.3任意進制計數(shù)器

反饋置0法：當滿足一定的條件時，利用計數(shù)器的復位端強迫計數(shù)器清零,重新開始新一輪計數(shù)。

利用反饋置0法可用已有的計數(shù)器得出小于原進制的計數(shù)器。

如：用一片74LS290可構(gòu)成十進制計數(shù)器，再將十進制計數(shù)器適當改接,利用其清零端進行反饋清零，則可得出十以內(nèi)的任意進制計數(shù)器。N進制計數(shù)器的構(gòu)成21.3.3任意進制計數(shù)器反饋置0法

例1：用一片74LS290構(gòu)成十以內(nèi)的任意進制計數(shù)器。解：六進制計數(shù)器六種狀態(tài)六個脈沖循環(huán)一次一般計數(shù)器有幾種狀態(tài)就稱為幾進制計數(shù)器。例1：用一片74LS290構(gòu)成十以內(nèi)的任意進制計數(shù)器。六進制計數(shù)器

當狀態(tài)0110(6)出現(xiàn)時，將Q2=1，Q1=1送到清零端R0(即R0=Q2Q1),使計數(shù)器立即清零。狀態(tài)0110僅瞬間存在。74LS290為異步清零的計數(shù)器反饋置0實現(xiàn)方法:六進制計數(shù)器當狀態(tài)0110(6)出現(xiàn)時，將Q2六進制計數(shù)器七進制計數(shù)器

當出現(xiàn)0110(6)時，應立即使計數(shù)器清零，重新開始新一輪計數(shù)。R0=Q2Q1。

當出現(xiàn)

0111(7)時，計數(shù)器立即清零，重新開始新一輪計數(shù)。R0=Q2Q1Q0。六進制計數(shù)器七進制計數(shù)器當出現(xiàn)0110(6)時，應例2：用二片74LS290構(gòu)成100以內(nèi)的計數(shù)器。解：(1)二十四進制計數(shù)器0010(2)0100(4)R0=2Q1·1Q2例2：用二片74LS290構(gòu)成100以內(nèi)的計數(shù)器。解：(1)

解:(2)六十進制計數(shù)器

個位為十進制，十位為六進制。個位的最高位Q3接十位的CP0

，個位十進制計數(shù)器經(jīng)過十個脈沖循環(huán)一次，每當?shù)谑畟€脈沖來到后Q3由1變?yōu)?，相當于一個下降沿，使十位六進制計數(shù)器計數(shù)。經(jīng)過六十個脈沖，個位和十位計數(shù)器都恢復為0000。解:(2)六十進制計數(shù)器個位為十進制，十位(3)二?五?十進制計數(shù)器RD高電平清零五進制五進制

每個芯片內(nèi)有兩個十進制計數(shù)器。

每個十進制計數(shù)器包含一個二進制和一個五進制計數(shù)器。

二進制計數(shù)器和五進制計數(shù)器經(jīng)適當連接可組成十進制計數(shù)器。下降沿翻轉(zhuǎn)二進制(3)二?五?十進制計數(shù)器RD高電平清零五進制五進制例3：用一片74LS390構(gòu)成四十六進制計數(shù)器。十位

0100(4)個位0110(6)例3：用一片74LS390構(gòu)成四十六進制計數(shù)器。十位個位D(DOWN)—減法脈沖輸入端U(UP)—

加法脈沖輸入端L(LOAD)—

置數(shù)端CO

—

進位端BO

—

借位端C(CLR)—

清零端74LS192引腳排列圖十進制同步加/減計數(shù)器D(DOWN)—減法脈沖輸入端U(UP)—加法脈沖輸74LS192功能表十進制同步加/減計數(shù)器74LS192功能表十進制同步加/減計數(shù)器21.3.4環(huán)形計數(shù)器工作原理：先將計數(shù)器置為Q3Q2Q1Q0=1000

而后每來一個CP，其各觸發(fā)器狀態(tài)依次右移一位。即1000010