電子技術數字部分(155)課件

電子技術數字部分(PPT155)電子技術數字部分(PPT155)電子技術數字部分(PPT155)電子技術數字部分前進年輕電子技術數字部分(PPT155)電子技術數字部分(PPT15電子技術數字部分前進電子技術數字部分前進2緒論模擬部分數字部分（點擊進入有關部分）電子技術退出緒論模擬部分數字部分（點擊進入3第二編數字部分

返回第十章數字電路基礎

第十一章邏輯代數

第十二章組合邏輯電路

第十三章觸發(fā)器

第十四章時序邏輯電路

前進第十五章脈沖電路第十六章數模與模數轉換退出第二編數字部分返回第十章數字電路基礎4第十章數字電路基礎

數字信號、計數制、邏輯關系、基本數字電路——邏輯門電路本章主要內容：返回前進第十章數字電路基礎數字信號、計數制、邏輯關系、510.1數字電路概述1．模擬信號與數字信號模擬信號是指模擬自然現象（如溫度、光照等）而得出的電流或電壓，一般是連續(xù)、平滑變化的信號，也可能斷續(xù)變化，但任一時刻都有各種可能的取值。在時間上和取值上都是斷續(xù)的，只有2個取值：高電平、低電平，分別用數字1、0表示。10.1數字電路概述1．模擬信號與數字信號模擬信62．數字電路處理數字信號的電路叫數字電路，又叫邏輯電路。數字電路分為：（邏輯）門電路（數字電路基本單元）、組合（邏輯）電路、時序（邏輯）電路等。3．數字電路特點抗干擾性強、性能穩(wěn)定、速度快、精度高、易于集成、成本低等。2．數字電路處理數字信號的電路叫數字電路，又叫邏輯710.2數制與碼制1．十進制（decimalsystem）由十個基本數碼0、1、2、3、4、5、6、7、8、9，任意數字均由這十個基本數碼構成。2．二進制（binarysystem）由兩個基本數碼0、1，任意數字均由這兩個基本數碼構成。逢十進一、借一當十。逢二進一、借一當二。10.2數制與碼制1．十進制（decimalsyste84．十進制與二進制的互換（1）二進制轉換為十進制（數碼乘權相加

）整數轉換：小數轉換：（(0.0101)2＝0×2-1=1×2-2+0×2-3+1×2-4＝(0.3125)10混合轉換（整數部分和小數部分分別轉換）

(1011)2＝1×20+0×21+1×22+1×23＝(11)10

(1011.0101)2＝(11.3125)10

4．十進制與二進制的互換（1）二進制轉換為十進制（數碼乘權9（2）十進制轉換為二進制①十進制整數轉為二進制整數

（11）10＝（1011）2

②十進制小數轉為二進制小數乘2取整、積為0止、高位排列除2取余、商為0止、低位排列（0.11）10＝（0.75）2

注意，有乘不盡的情況。如（0.3）10≈（0.010011…）2

③混合轉換：整數部分和小數部分分別轉換。

（2）十進制轉換為二進制①十進制整數轉為二進制整數（11）105．其他進制數（1）八進制（octal）

八個基本數碼：0、1…7，逢八進一、借一當八。

（1365）8＝（757）10 （1688）10＝（3230）8

（2）十六進制（hexadecimal）十六個基本數碼：0、1…9、A、B、C、D、E、F，逢十六進一、借一當十六。八進制數與十進制數之間的轉換類似于二進制。十六進制數與十進制數之間的轉換類似于二進制。（1369ADF）16＝（20355807）10 （966922）10＝（BC10A）165．其他進制數（1）八進制（octal）八個基本數碼：011十六進制數與二進制之間轉換方法：十六進制轉為二進制——將每位十六進制數均寫成4為二進制數（不足4位則在前面補0）。二進制轉為十六進制——從低位開始，每4位二進制數變成1位十六進制數（高位不足4位則按實際大小轉換）。（101000110001010）2＝（518A）16（A3B90）16＝（10100011101110010000）2十六進制數與二進制之間轉換方法：十六進制轉為二進制126．碼制（1）二進制代碼（binarycode）

將某種符號（數字、字母、數學符號等）用一串按一定規(guī)律排列的二進制數碼表示，這些二進制數碼稱為二進制代碼。（2）幾種BCD碼——二進制代碼的十進制數碼用4位二進制碼表示十個十進制數碼。6．碼制（1）二進制代碼（binarycode）13數碼8421碼5421碼余3碼格雷碼00000000000110000100010001011000012001000100101001030011001101100100401000100011101015010101011000011060110011010010111701110111101010008100010111011100191001110011001010權84215421數碼8421碼5414（3）ASCII代碼（ASC——AmericanStandardCodeforInformationInterchange美國標準信息交換碼）用8位二進制數來表示256個計算機常用符號的代碼。▲——00011110 ●——00000010 ◆——00011101 ＠——01000000 ＆——00100110 $——00100100 ∶——00111010 ］——011011101？——00111111≥——11110010 ±——11110001 ÷——11110110α——11100000 β——11100001 δ——111010110——00110000 1——00110001 2——00110010A——01000001 B——01000010 C——01000011a——01100001 b——01100010 c——01100011↑——00011000 §——00010101 ╠——11001100（3）ASCII代碼（ASC——AmericanStand15（4）補碼補碼的位數（二進制數碼個數）由具體系統(tǒng)來規(guī)定。下面以C語言規(guī)定為例說明。整數（int數——integer）用16位二進制補碼表示。其最高位是符號位——整數為0、負數為1。正數的補碼——二進制形式的原碼（十進制數化為二進制數）。如29127：0111000111000111負數的補碼——絕對值的二進制形式，按位取反加1。如-29127：絕對值形式0111000111000111，按位取反:1000111000111000，再加1:1000111000111001（4）補碼補碼的位數（二進制數碼個數）由具體系統(tǒng)來規(guī)定。1610.3邏輯關系及邏輯門1．基本邏輯關系只有三種基本邏輯關系。（1）與邏輯和與門只有決定事件的全部條件都具備（成立）時，事件才會發(fā)生，否則時間就不會發(fā)生。即條件全為1時，事件為1，否則（只要有一個或一個以上條件為0），事件為0。①與邏輯關系10.3邏輯關系及邏輯門1．基本邏輯關系只有三種基17將條件看作輸入信號，事件結果看作輸出信號，則與邏輯關系用如下電路——與門電路來實現。②與邏輯電路（與門）及與邏輯符號來自3722中國最大的資料庫下載將條件看作輸入信號，事件結果看作輸出信號，則與邏輯關系18輸入輸出之間全部的對應取值。全1為1，否則為0:③與邏輯真值表

輸入信號輸出信號

ABCY

00000010010001101000101011001111Y

=

A·B·C

=

ABC④與邏輯表達式輸入輸出之間全部的對③與邏輯真值表輸入信號19（2）或邏輯和或門決定事件的全部條件中只要有一個或一個以上條件具備（成立）時，事件就會發(fā)生，否則（條件全部不具備）事件就不會發(fā)生。即只要有一個或一個以上條件為1時，事件為1，否則（條件為全0），事件為0。①與邏輯關系（2）或邏輯和或門決定事件的全部條件中只要有一個或一個20②或邏輯電路（或門）及或邏輯符號②或邏輯電路（或門）及或邏輯符號21全0為0，否則為1。③或邏輯真值表

輸入信號輸出信號

ABCY

00000011010101111001101111011111Y

=

A+B+C④或邏輯表達式全0為0，否則為1。③或邏輯真值表輸入信號22（3）非邏輯和非門否定邏輯，條件滿足時間不發(fā)生，條件不滿足事件成立。Y=AAY0110（3）非邏輯和非門否定邏輯，條件滿足時間不發(fā)生，條件不232．復合邏輯關系利用三種基本邏輯，可以組合成多種其他邏輯——稱為復合邏輯。（1）與非邏輯幾個變量先進行與運算，再進行非運算。2．復合邏輯關系利用三種基本邏輯，可以組合成多種其他24全1為0，否則為1:

輸入信號輸出信號

ABCY

00010011010101111001101111011110Y

=

ABC全1為0，否則為1:輸入信號25（2）或非邏輯幾個變量先進行或運算，再進行非運算。

輸入信號輸出信號

ABCY

00010010010001101000101011001110全1為0，否則為1:Y

=

ABC（2）或非邏輯幾個變量先進行或運算，再進行非運算。輸26（3）異或邏輯兩個變量進行如圖所示運算：

2輸入、1輸出電路。輸入相同，輸出為0，輸入相反，輸出為1

Y

=

A⊕B

=

AB

+

ABABY000011101110（3）異或邏輯兩個變量進行如圖所示運算：2輸入、1輸出電27（4）與或非邏輯兩組（或多組）輸入變量先分別相與，與的結果再相或，最后再非。Y

=

AB+CD（4）與或非邏輯兩組（或多組）輸入變量先分別相與，28（5）不同邏輯符號對比曾用符號通用符號國際符號與或非與非或非異或（5）不同邏輯符號對比曾用通用國際29第十一章邏輯代數邏輯代數基本定律、邏輯函數化簡本章主要內容：返回前進第十一章邏輯代數邏輯代數基本定律、邏輯函數化簡3011.1邏輯函數1．邏輯變量取值只能是1或0的（兩值）變量叫邏輯變量。分為輸入變量（表示邏輯條件的量）和輸出變量（表示邏輯結果的量）。邏輯變量一般用大寫字目表示，輸入變量常用A、B、C、D、E等表示，輸出變量常用Y、L、Z表示。2．邏輯函數邏輯函數即輸入變量和輸出變量之間的邏輯關系.

不同的邏輯關系叫做不同的邏輯函數。11.1邏輯函數1．邏輯變量取值只能是1或0的（313．邏輯函數的表示方法（1）邏輯式

（2）真值表（3）邏輯圖：用各種邏輯符號聯接而成的電路圖。（4）卡諾圖：卡諾（美）所發(fā)明的方格圖。3．邏輯函數的表示方法（1）邏輯式（2）真值表（3）324．函數各種表示方法之間的轉換（1）表達式→真值表

方法——將輸入全部取值代入表達式，求出輸出，填入表格。

（2）真值表→表達式方法——輸出為1的全部輸入量的組合與項相或。輸入組合與項寫法——輸入為1，寫成原變量形式；輸入為0，寫成反（非）變量形式。然后將這些單變量相與。4．函數各種表示方法之間的轉換（1）表達式→真值表33（3）邏輯圖→表達式

方法——自輸入端開始，依次寫出每個門的輸出。（4）表達式→邏輯圖方法——根據表達式的邏輯關系，選擇相應的門，再將他們聯接成電路。（3）邏輯圖→表達式方法——自輸入端開始，依次寫出3411.2邏輯代數

1．基本規(guī)律（1）0—1律A?0=0 A+1=1 A+0=A A?1=A（2）重疊律A?A=A A+A=A（3）互補律A?A=0 A+A=1（4）非非律

A=A11.2邏輯代數1．基本規(guī)律（1）0—1律（2）重疊律35（5）交換律AB=BA A+B=B+A

（6）結合律A（BC）=（AB）C A+(B+C)=(A+B)+C（7）分配律A(B+C)=A

B+A

C (A+B)(A+C)=A+BC

（8）吸收律A

+

A

B

=

A A

(A

+

B

)=

A（9）反演律（摩根定律）

A

B=A

+

B A

+

B=A

B（5）交換律（6）結合律（7）分配律（8）吸收律（9）反演律362．常用公式（3）AB+AC+BC=AB+AC（1）AB+AB=A

（2）A+AB=A+B

（4）AB+AC+BCD=AB+AC

2．常用公式（3）AB+AC+BC=A373．基本規(guī)則（1）代入規(guī)則：將邏輯等式中某一變量用任意函數式替代，等式仍成立。（2）反演規(guī)則：對于任一函數式Y，將其中的與號換成或號、或號換成與號，原變量換成非變量、非變量換成原變量，1換成0、0換成1。由此得到的是原函數的反函數（非函數）（3）對偶規(guī)則：將函數Y中的與號換成或號、或號換成與號，1換成0、0換成1。由此得到的是原函數式的對偶式（對偶函數）3．基本規(guī)則（1）代入規(guī)則：將邏輯等式中某一變量用任意函（381．邏輯式的代數法化簡利用邏輯代數重的定律、公式進行化簡。最多使用的是利用A+A=1將兩項合并為一項。必要是利用摩根定律將長非號變成短非號。有時利用A+A=A補項。2．邏輯函數的卡諾圖化簡法將邏輯式轉變?yōu)榭ㄖZ圖，然后進行化簡，最后再轉變成簡單的邏輯式。11.3邏輯函數化簡

1．邏輯式的代數法化簡利用邏輯代數重的定律、公式進行化39（1）邏輯函數的最小項在多變量函數的某項中，所有變量以原變量或非變量的形式出現，且僅出現一次，則該項稱為邏輯函數的最小項。n變量函數有2n個最小項。最小項四種表示方式（以三變量函數最小項為例）：字母形式二進制形式十進制形式編號形式ABC0000m0ABC1015m5（1）邏輯函數的最小項在多變量函數的某項中，所有變量以40任意兩個最小項之積等于0。全部最小項之和等于1。任意函數均可寫成最小項之和的形式。如：Y=ABC+ABC+ABC =001+011+110=1+3+6=Σ(1，3，6)=m1+m3+m6非最小項化成最小項。方法是：假設某項缺少X、Y、Z、…，就將該項乘上(X+X)(Y+Y)(Z+Z)…，乘開整理即可。任意兩個最小項之積等于0。全部最小項之和等于1。任意函數均41（2）卡諾圖卡諾圖是一種填有函數最小項的方格圖，n變量卡諾圖具有2n個填有函數最小項的方格，方格中的最小項必須滿足相鄰原則：相鄰方格中的最小項，只有一個變量互為反變量。規(guī)定同一行或同一列兩端方格是相鄰項。（2）卡諾圖卡諾圖是一種填有函數最小項的方格圖，n變量42幾種卡諾圖：三變量卡諾圖

幾種卡諾圖：三變量卡諾圖43四變量卡諾圖

（3）邏輯函數卡諾圖首先將邏輯式寫成最小項形式，然后在卡諾圖中和這些最小項對應方格中填1，其余方格中填0或空方格不填。由此得到邏輯函數的卡諾圖表示形式。四變量卡諾圖（3）邏輯函數卡諾圖首先將邏輯式寫成44（4）邏輯函數的卡諾圖化簡①

將邏輯式化成最小項形式；②

化出其卡諾圖；③

畫圈圈2n個相鄰1方格；④所有1方格必須分別用不同的圈圈住，包括單個獨立的1方格。；⑤

每個圈盡可能大，圈中可包括已用過的1方格，但至少要有1個新的1方格；⑥

每個圈代表化簡后的1項，其中要消去該圈中數值發(fā)生變化的變量（2n個相鄰1方格圈要消去n個變量），剩余變量相乘即為該化簡項；⑦諸化簡項相加既是化簡后的表達式。

（4）邏輯函數的卡諾圖化簡①

將邏輯式化成最小項形式；45卡諾圖化簡舉例例1Y（A，B，C）=ABC+ABC+ABC+ABC卡諾圖如右，化簡結果為：Y=AB+BC+AC例2Y（A,B,C,D）=Σ（0,1,2,3,5,7,8,9,10,11,13,15）卡諾圖如右，化簡結果為：Y=B+D卡諾圖化簡舉例例1Y（A，B，C）=ABC+46（5）具有無關項函數的化簡在函數中，有些項可有可無，并不影響函數值，稱他們?yōu)闊o關項。在卡諾圖中，用符號×表示無關項。化簡時，將它們當作1方格對待，可使結果更為簡單。例2Y(A,B,C,D)=Σ(3，5，7),無關項Σd(10,11,12,13,14,15)利用無關項Y=BD+CD不利用無關項Y=ABD+BCD

（5）具有無關項函數的化簡在函數中，有些項可有可無，并47第十二章組合邏輯電路組合邏輯電路的分析、設計本章主要內容：返回前進第十二章組合邏輯電路組合邏輯電路的分析、設計4812.1組合邏輯電路的設計1．設計步驟（1）根據邏輯要求列出真值表；

（2）由真值表寫出表達式；（3）化簡表達式（一般用卡諾圖法化簡）；（4）得到邏輯圖。12.1組合邏輯電路的設計1．設計步驟（1）根據邏輯要求492．設計舉例某產品有A、B、C、D四種指標，其中A為主指標。當包含A在內的三項指標合格時，產品屬正品，否則為廢品。設計產品質量檢驗器（用與非門實現）.用Y表示產品。A、B、C、D為1時表示合格，為0表示不合格。真值表如右：ABCDY000000001000100001100100001010011000111010000100101010010111110001101111101111112．設計舉例某產品有A、B、C、D四種指標，其中A為50用卡諾圖化簡Y=ABD+ACD+ABC化成與非形式：Y=ABDACDABC作邏輯電路圖：用卡諾圖化簡Y=ABD+ACD+ABC化成與5112.2編碼器和譯碼器1．編碼器（Coder）將數字、字母、符號等轉換為二進制代碼的電路。本節(jié)以十進制數碼8421編碼器為例。電路構成設想：電路由十個輸入端（分別代表十個十進制數碼）、四個輸出端（分別到表四位8421碼）構成。正常工作時，只能有一個輸入端輸入信號（低電平），其余輸入端均無信號（均為高電平），每次輸入都對應一組輸出代碼。12.2編碼器和譯碼器1．編碼器（Coder）將52設輸入端為S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,輸出端為D,C,B,A，控制標志端S(S=1編碼、S=0不編碼)，則真值表如下：S9S8S7S6S5S4S3S2S1S0DCBAS1111111111000000111111111000001111111111010001121111111011001013111111011100111411111011110100151111011111010116111001111101101711011111110111181011111111100019011111111110011設輸入端為S0,S1,S2,S3,S4,S5,S6,53求出表達式后，得到如下電路：求出表達式后，得到如下電路：54集成編碼器（以74147為例）1、2、3、4、11、12、13為數碼輸入端（低電平有效），6、7、9腳為編碼輸出端。5、14、15為控制端。集成編碼器（以74147為例）1、2、3、4、1552．譯碼器（Encoder）將編碼變成原始符號并顯示出來的電路。（1）顯示系統(tǒng)：真空數碼管、熒光數碼管、七段數碼管、點陣顯示等。（2）七段數碼管由7個發(fā)光二極管構成，靠控制各段發(fā)光來顯示數碼。7個發(fā)光二極管有共陰、共陽兩種解法。2．譯碼器（Encoder）將編碼變成原始符號并顯示出56（3）8421BCD碼七段數碼顯示譯碼器真值表

（4）8421BCD碼七段數碼顯示譯碼器表達式

（5）8421BCD碼七段數碼顯示譯碼器電路圖（3）8421BCD碼七段數碼顯示譯碼器真值表（4）84257集成譯碼器（以74138為例）C、B、A為編碼輸入端，0、1、2、3、4、5、6、7為譯碼輸出端（根據CBA的不同，某一輸出端為低電平），GA、GB、G1為控制端。集成譯碼器（以74138為例）C、B、A為編碼輸5812.3加法器1．半加器只考慮加數，不考慮來自低位進位的一位二進制數加法電路。（1）真值表（2）表達式（3）邏輯圖

Fi=Ai⊕BiCOi=AiBi

12.3加法器1．半加器只考慮加數，不考慮來自低592．全加器不僅考慮加數，還考慮了來自低位的進位。（1）真值表（2）表達式（3）邏輯圖

Fi=Ai⊕Bi⊕Ci

COi=AiBi2．全加器不僅考慮加數，還考慮了來自低位的進位。603．多位加法器由多個全加器連接而成。下圖為4位加法器3．多位加法器由多個全加器連接而成。614．4位集成加發(fā)器利用4位加法器實現8421碼和余3碼的互相轉換余3碼比8421碼多3，只要在8421碼上加上0011即是余3碼。而余3碼減去3既是8421碼。實際是加上-3，即加上-3的補碼1101。4．4位集成加發(fā)器利用4位加法器實現8421碼和余3碼6212.4數據選擇器（MUX）數據選擇器是多輸入、單輸出電路，即同時有多個數據輸入，而電路只選擇其中一個數據輸出。其中，有2n個數據輸入，選擇控制端應有n個（n位）。數據輸出只能有一個。以8選1MUX為例。12.4數據選擇器（MUX）數據選擇器是多輸入、單輸631．集成8選1MUX其中，E=0工作、E=1不工作；D0——D7為數據輸入端、CBA為選擇控制端?；験=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6

1．集成8選1MUX其中，E=0工作、E=1不工作；D642．8選1MUX邏輯圖2．8選1MUX邏輯圖653．用MUX構成邏輯函數

由Y=∑（miDi）看出，適當控制Di=1或0，可得到由若干最小項組成的邏輯函數。例：Y=AB+AB+C化成最小項形式Y=∑(0,1,3,5,6,7)使D2=D4=0、D0=D1=D3=D5=D6=D7=1，則Y=∑（0，1，3，5，6，7）3．用MUX構成邏輯函數由Y=∑（miDi）看出，6612.5數值比較器1．一位數值比較器（1）真值表輸入輸出ABFA＞BFA＜BFA＝B

0000

10101

01010

01100

1（2）表達式（3）邏輯電路

FA＞B=ABFA＜B=ABFA＝B=AB+AB12.5數值比較器1．一位數值比較器（1）真值表輸672．集成數值比較器

其中，A3A2A1A0、B3B2B1B0分別為四位二進制數。2．集成數值比較器其中，A3A2A1A0、B3B2B1B68利用2個4位比較器可構成1個8位比較器。3．比較器的擴展其中，A7A6A5A4A3A2A1A0、B7B6B5B4B3B2B1B0分別為八位二進制數。利用2個4位比較器可構成1個8位比較器。3．比較器的擴展69第十三章觸發(fā)器各種觸發(fā)器電路、符號及邏輯關系本章主要內容：返回前進第十三章觸發(fā)器各種觸發(fā)器電路、符號及邏輯關系本7013.1基本RS觸發(fā)器1．電路由兩只與非門構成。電路及邏輯符號如圖這種電路任一時刻的輸出僅與當時的輸入有關。

13.1基本RS觸發(fā)器1．電路由兩只與非門構成。電712．邏輯功能（工作情況）由表達式及電路均可看出，無論觸發(fā)器原來處于什么狀態(tài)，現在立即有:（1）R=1，S=0Q=1，Q=0——1態(tài)（2）R=0，S=1Q=0，Q=1——0態(tài)（3）R=1，S=1保持原狀態(tài)不變。（4）R=0，S=0禁止輸入！邏輯混亂。2．邏輯功能（工作情況）由表達式及電路均可看出，723．工作狀態(tài)表及簡單工作表RSQnQn+1說明0100置00110置01001置11011置11100不變1111不變000×禁止001×禁止RS狀態(tài)01010111不變11禁止3．工作狀態(tài)表及簡單工作表RS734．工作波形舉例5．電路特點電路簡單，但狀態(tài)不易控制，變化無規(guī)律，還存在狀態(tài)不定情況。4．工作波形舉例5．電路特點電路簡單，但狀態(tài)不易7413.1基本RS觸發(fā)器1．電路由兩只與非門構成。電路及邏輯符號如圖13.1基本RS觸發(fā)器1．電路由兩只與非門構成。電752．邏輯功能（工作情況）由表達式及電路均可看出，無論觸發(fā)器原來處于什么狀態(tài)，現在立即有:（1）R=1，S=0Q=1，Q=0——1態(tài)（2）R=0，S=1Q=0，Q=1——0態(tài)（3）R=1，S=1保持原狀態(tài)不變。（4）R=0，S=0禁止輸入！邏輯混亂。2．邏輯功能（工作情況）由表達式及電路均可看出，763．工作狀態(tài)表及簡單工作表RSQnQn+1說明0100置00110置01001置11011置11100不變1111不變000×禁止001×禁止RS狀態(tài)01010111不變00禁止3．工作狀態(tài)表及簡單工作表RS774．工作波形舉例5．電路特點電路簡單，但狀態(tài)不易控制，變化無規(guī)律，還存在狀態(tài)不定情況。4．工作波形舉例5．電路特點電路簡單，但狀態(tài)不易7813.2同步RS觸發(fā)器1．電路由兩只與非門構成。電路及邏輯符號如圖觸發(fā)器狀態(tài)受時鐘脈沖信號CP控制，變化有規(guī)律。13.2同步RS觸發(fā)器1．電路由兩只與非門構成。電792．邏輯功能（工作情況）（1）CP=0，則Q′=Q′=1，狀態(tài)Q不變。（2）CP=1，狀態(tài)可能變化。是否變化由R、S決定。

SnRnQnQn+1說明0100置00110置01001置11011置10000不變0011不變110×禁止111×禁止RS狀態(tài)01110000不變11禁止2．邏輯功能（工作情況）（1）CP=0，則Q′=Q′803．特征方程特征方程：Qn+1=Sn+RnQn

約束條件：SnRn=04．工作波形舉例

5．狀態(tài)空翻空翻現象應避免。

6．電路特點電路較簡單，狀態(tài)易控制，變化有規(guī)律，但存在空翻現象及狀態(tài)不定情況。3．特征方程特征方程：Qn+1=Sn+RnQn約8113.3主從RS觸發(fā)器1．電路利用兩個同步RS觸發(fā)器，一個作為主觸發(fā)器，另一個作為從觸發(fā)器。CP=1期間，主觸發(fā)器可以觸發(fā)翻轉，有確定的狀態(tài)。從觸發(fā)器保持狀態(tài)不變。從而觸發(fā)器狀態(tài)不變。不存在空翻問題。13.3主從RS觸發(fā)器1．電路利用兩個同步RS觸822．邏輯功能（工作情況）（1）在CP由0到1時刻（CP后沿），從觸發(fā)器可以觸發(fā)翻轉，狀態(tài)由此時主觸發(fā)器狀態(tài)（即此時的R、S）決定,邏輯狀態(tài)與同步RS觸發(fā)器相同。（2）CP=0期間，主觸發(fā)器保持狀態(tài)不變，從而觸發(fā)器也保持狀態(tài)不變。也不存在空翻問題。2．邏輯功能（工作情況）（1）在CP由0到1時刻（CP后833．帶預置端主從RS觸發(fā)器3．帶預置端主從RS觸發(fā)器843．帶預置端主從RS觸發(fā)器置0端Rd和置1端Sd，用于設置觸發(fā)器的初始狀態(tài)。（1）置0：Rd=0,Sd=1（利用低脈沖預置）（2）置1：Rd=1,Sd=0（利用低脈沖預置）初始態(tài)置好后，預置端均應保持高電平，否則觸發(fā)器一直處于預置的1態(tài)或0態(tài)而不能觸發(fā)工作。但仍存在狀態(tài)不定的問題。3．帶預置端主從RS觸發(fā)器置0端Rd和置1端Sd，用于8513.4主從JK觸發(fā)器13.4主從JK觸發(fā)器862．邏輯功能（工作情況）CP=0狀態(tài)不變，CP=1狀態(tài)翻轉（由此時J、K決定）。電路屬后沿觸發(fā)。JK狀態(tài)01010100不變11翻轉解決了狀態(tài)不定現象。也有前沿翻轉的JK觸發(fā)器。2．邏輯功能（工作情況）CP=0狀態(tài)不變，CP=873．工作波形舉例也有前沿翻轉的JK觸發(fā)器。3．工作波形舉例也有前沿翻轉的JK觸發(fā)器。8813.5主從D觸發(fā)器屬前沿觸發(fā)工作方式。D狀態(tài)001113.5主從D觸發(fā)器屬前沿觸發(fā)工作方式。D8913.6T觸發(fā)器有前沿、后沿兩種觸發(fā)工作方式。D狀態(tài)0不變1翻轉13.6T觸發(fā)器有前沿、后沿兩種觸發(fā)工作方式。9013.7幾種觸發(fā)器的轉換1.JK觸發(fā)器轉成D觸發(fā)器1.

JK觸發(fā)器轉成T觸發(fā)器

13.7幾種觸發(fā)器的轉換1.JK觸發(fā)器轉成D觸發(fā)器191第十四章時序邏輯電路寄存器、計數器等本章主要內容：返回前進第十四章時序邏輯電路寄存器、計數器等本章主要9214.1寄存器（Register）用來存放數據。是計算機和其他數字系統(tǒng)中用來存放代碼或數據的部件。這種電路任一時刻的輸出不僅與當時的輸入有關，還與電路的初始狀態(tài)有關。觸發(fā)器可存放1位二進制數，寄存器則是將多個觸發(fā)器聯接起來，以存放多位二進制數據。因為計算機等存儲器內部存儲的都是一系列二進制數——實為各種符號（如字母、數字、漢字等）的代碼。14.1寄存器（Register）用來存放數據。931．寄存器的分類根據工作情況，分為數碼寄存器和移位寄存器兩大類。前者寫入數據時多位數據同時存入寄存器，而后者則可以一位一位存入，且數據可以左右移動。寄存器工作時，數據可以串行寫入（輸入）/并行寫入，串行讀出（輸出）/并行讀出。因此，寄存器有并行輸入—并行輸出、并行輸入—串行輸出、串行輸入—并行輸出、串行輸入—串行輸出四種等工作方式。1．寄存器的分類根據工作情況，分為數碼寄存器和移位寄942．數碼寄存器四位數碼寄存器由四個D觸發(fā)器構成（也可由其他觸發(fā)器構成）。待存數據自A3A2A1A0端寫入，寄存控制端的高脈沖控制寄存器完成寄存工作——單拍寄存。2．數碼寄存器四位數碼寄存器由四個D觸發(fā)器構成（也可由95新數據寄存時。無論原寄存器中是否存有數據，新數據均將其沖走。A3A2A1A0撤去后，數據仍存儲在寄存器中，可由Q3Q2Q1Q0端讀出所存儲的數據。這種工作方式屬于并行輸入—并行輸出方式。4位集成寄存器74LS175如圖所示：新數據寄存時。無論原寄存器中是否存有數據，新數據均將其沖963．移位寄存器數據采用串行輸入，用4拍來寄存。（1）左移寄存器

3．移位寄存器數據采用串行輸入，用4拍來寄存。（1）左97首先清零。4位待存數據由“串行輸入”端分別做4次單數據輸入，每次輸入進行一次寄存（共來4個高脈沖），則該數據向左移動。共進行4次移位寄存（數據向左移動4次），完成4位數據的寄存。工作波形圖：

讀數時可采取并行輸出及串行輸出兩種方式。首先清零。工作波形圖：讀數時可采取并行輸出及串98（2）右移寄存器

將左移寄存器反過來聯接即可。讀數時同樣可采取并行輸出及串行輸出兩種方式。（2）右移寄存器將左移寄存器反過來聯接即可。讀99（3）雙向移位寄存器（可逆移位寄存器）可方便地進行左移、右移及數碼寄存（不移）工作。S=0，為左移寄存方式，S=1，為右移寄存方式。（3）雙向移位寄存器（可逆移位寄存器）可方便地進行左移、100（4）循環(huán)寄存器有時要求在移位過程中數據不要丟失，仍然保持在寄存器中，這只需將移位寄存器最高位的輸出與最低位的輸入連起來即可，由此構成循環(huán)寄存器。（4）循環(huán)寄存器有時要求在移位過程中數據不要丟失，101利用4位寄存器構成8位、16為、32位寄存器。（4）寄存器有關問題利用移位寄存器還可實現二進制數的乘除法運算：左移一次就對所存儲數進行了一次乘2運算；右移一次就對所存儲數進行了一次除2運算；利用4位寄存器構成8位、16為、32位寄存器。（4102

計算機存儲單元英文字母等256個常用字符，每個字符占用1B（1個存儲單元——8位寄存器），1個漢字占用2B。8位寄存器是各種計算機存儲單元的一個基本單位——字節(jié)byte，也叫1個基本存儲單元。還有較大存儲單1byte=8bit1K(Kilo)=1024byte1M(Million)=1024K1G(Giga)=1024M注：1024=210

計算機存儲單元英文字母等256個常用字符，每個字103

計算機內部運算計算機中的加、減、乘、除等運算都是利用寄存器、加法器等進行的。如示意圖。其中，減法實際上是補碼相加，而乘法則是多次相加，除法則是多次相減。計算機內部運算計算機中的加、減、乘、除等運算都是利10414.2計數器計數器是可以記錄輸入時鐘脈沖的個數的電路。計數器不僅可以計數，還可以計時、分頻等。幾乎在所有數字電路中都要用到。計數器由若干個觸發(fā)器（多為JK觸發(fā)器）構成。14.2計數器計數器是可以記錄輸入時鐘脈沖的個數1051．計數器分類（1）按工作方式來分同步計數器：所有觸發(fā)器在時鐘脈沖作用下同時（同步）工作。異步計數器：所有觸發(fā)器在時鐘脈沖作用下不同時（異步）工作。

（2）按計數增減來分

加（法）計數器：計數逐漸遞增。減（法）計數器：計數逐漸遞減。

（3）按計數進制來分

二進制計數器、十進制計數器、其他進制計數器。1．計數器分類（1）按工作方式來分同步計數器：所有觸發(fā)1062．異步二進制計數器（模2n）（1）異步二進制加法計數器

2．異步二進制計數器（模2n）（1）異步二進制加法計107工作情況：J0=K0=1、CP0=N，J1=K1=1、CP1=Q0，J2=K2=1、CP2=Q1工作時首先必須清零。由于Ji=Ki=1，FFi的狀態(tài)在CPi的每一個后沿均翻轉。首先FF0工作，之后FF0引起FF1工作，再之后FF1引起FF2工作，最后FF2引起FF3工作。屬異步工作方式。工作情況：J0=K0=1、CP0=N，J1=K1=1108工作波形圖及工作狀態(tài)表0000100120103011410051016110711180009001NQ2Q1Q0該計數器只能計8（23）個數（0——7），且計數按加法進行。屬模2n計數器（模8）。工作波形圖及工作狀態(tài)表0109（2）異步二進制減法計數器

（2）異步二進制減法計數器110工作情況(工作時首先必須清零)工作波形圖及工作狀態(tài)表J0=K0=1,CP0=N

J1=K1=1,CP1=Q0

J2=K2=1,CP2=Q1

0000111121103101410050116010700180009111NQ2Q1Q0該計數器只能計8個數（模2n），且計數按減法進行。工作情況(工作時首先必須清零)工作波形圖及工作狀態(tài)表J0=K111（3）異步加減可逆計數器

控制端X=0為減法計數、X=1為加法計數。（3）異步加減可逆計數器控制端X=0為減法計數、X=11123．同步模2n計數器（1）同步模8加法計數器J0=K0=1，CP0=N，J1=K1=Q0，CP1=N，J2=K2=Q0Q1，CP2=N，由于CP0=CP1=CP2=CP3=N，則在計數脈沖N后沿，所有觸發(fā)器狀態(tài)均可能翻轉，但FF0每次都要翻轉，FF1、FF2翻轉的條件是其所有低位觸發(fā)器的狀態(tài)均位1態(tài)（Q=1），使得Ji

=Ki=1。3．同步模2n計數器（1）同步模8加法計數器J0=113（1）同步模8加法計數器工作波形圖及計數狀態(tài)表0000100120103011410051016110711180009001NQ2Q1Q0（1）同步模8加法計數器工作波形圖及計數狀態(tài)表114（3）同步加減可逆計數器0000111121103101410050116010700180009111NQ2Q1Q0（3）同步加減可逆計數器0115（2）同步模8減法計數器X=1，為加法計數器，X=0，為減法計數器。（2）同步模8減法計數器X=1，為加法計數器，X=0，1164．模非2n計數器該計數器為同步模非2n（模5）加法計數器。NQ2Q1Q00000100120103011410050004．模非2n計數器該計數器為同步模非2n（模5）加法計1175．十進制計數器也屬于模非2n計數器,不過所計數是10個8421BCD碼——故稱為十進制計數器。（1）同步十進制加計數器5．十進制計數器也屬于模非2n計數器,不過所計數118J0=K0=1J1=Q0Q3K1=Q0J2=K2=Q0Q1

J3=Q0Q1Q2K3=Q0CP0=CP1=CP2=CP3=N那么，FF0在N后沿每次都翻轉，FF1在N的后沿受Q0Q3、Q0控制，FF2在N的后沿受Q0Q1控制，FF3在N的后沿受Q0Q1Q2、Q0控制。J0=K0=1J1=Q0Q3K1=Q0119工作波形圖及計數狀態(tài)表

00000NQ2Q2Q1Q0100012001030011401005010160110701118100091001100000110001工作波形圖及計數狀態(tài)表00120FF0在N后沿每次都翻轉，FF1在Q0的后沿Q3=0時翻轉、Q3=1時狀態(tài)為0，FF2在Q1的后沿每次都翻轉，FF3在Q0的后沿Q1Q2=1時翻轉、Q1Q2=0時狀態(tài)為0。工作波形圖及計數狀態(tài)表與同步計數器相同。（2）異步十進制加計數器FF0在N后沿每次都翻轉，FF1在Q0的后沿Q3=01216．集成計數器如圖所示T4290芯片，使用時將CP0作為時鐘端、CP1必須接Q0。最多可計10個數，并且，適當控制置9端S91、S92和置0端R01、R02（這4個端口不受時鐘的影響），可構成模M≤10的計數器，而且，多個芯片相聯可構成任意進制計數器。（1）集成計數器T42906．集成計數器如圖所示T4290芯片，使用時將CP0122（2）用T4290構成8進制計數器（2）用T4290構成8進制計數器123（3）用T4290構成60進制計數器采用2片T4290相聯。個位聯成十進制計數器，十位聯成六進制計數器。（3）用T4290構成60進制計數器采用2片T42124第十五章脈沖電路脈沖概念、脈沖的變換、脈沖的產生

本章主要內容：返回前進第十五章脈沖電路脈沖概念、脈沖的變換、脈沖的產生12516.1脈沖概念脈沖信號是指既非直流又非正弦的信號。如矩形波、三角波、鋸齒波等。1.脈沖分類

根據波形的不同，分為如下幾類：16.1脈沖概念脈沖信號是指既非直流又非正弦的信1261.脈沖概念1.脈沖概念127關于脈沖的幾個參數：脈沖幅度Um：電壓最大值

上升時間（前沿時間）tr：由0.1Vm上升到0.9Vm所需的時間下降時間（后沿時間）tf：由0.9Vm下降到0.1Vm所需的時間脈沖寬度tw

：前后沿0.5Vm之間的時間脈沖周期T：兩相鄰脈沖對應點之間的時間

占空比D：D=tw