為DDR-SDRAM量身定制的高效電源管理芯片

精品文檔-下載后可編輯為DDR-SDRAM量身定制的高效電源管理芯片

與其它存儲器技術(shù)相比，DDRSDRAM具有出眾性能、很低的功耗以及更具競爭力的成本?？膳c以前的SDRAM技術(shù)相比，DDRx存儲器需要一個更復(fù)雜的電源管理新架構(gòu)。本文探討了DDR電源管理架構(gòu)的理想選擇。

與其它存儲器技術(shù)相比，DDRSDRAM具有出眾性能、很低的功耗以及更具競爭力的成本，目前已普遍應(yīng)用在桌面電腦和便攜計算應(yīng)用中。

初，DDR的數(shù)據(jù)傳輸速率只有266MBps,而普通SDRAM的速率只有133MBps.隨后，DDR數(shù)據(jù)傳輸速率增加400MBps.第二代DDR,即2022年初登場的DDR2,將數(shù)據(jù)速率從400MBps提高到667MBps,而同時還進一步降低了功耗。

目前，代DDR仍在存儲器市場中占主流地位，但DDR2正在快速地?fù)尩檬袌龇蓊~，并可望在2022年底兩者的市場份額將出現(xiàn)轉(zhuǎn)折點。但不論DDR內(nèi)存多么受歡迎，與以前的SDRAM技術(shù)相比，DDRx存儲器需要一個更復(fù)雜的電源管理新架構(gòu)。

DDR電源管理架構(gòu)圖1給出了代DDR存儲器的基本電源管理架構(gòu)。在DDR存儲器中，輸出緩沖器是推挽級，而輸入吸收器是差動級，這就需要一個參考電壓的偏置中點VREF,從而需要一個能提供和吸收電流的輸入電壓終端。

的特性（提供和吸收電流）使DDRVTT終端與PC主板上的其它終端有所不同。在連接CPU和存儲器通道集線器（MCH）的前端系統(tǒng)總線中，它們的差別特別值得注意。由于該終端接到正電壓上，因而只要求具有吸收電流的能力，所以DDRVTT終端不能夠重復(fù)利用或適應(yīng)以前的VTT終端，而是需要新的電源設(shè)計。

代DDR存儲器的邏輯門由2.5V電源供電。在芯片組任何輸出緩沖器與存儲器模塊相應(yīng)的輸入吸收器之間，一般可以找到需要正確端接電阻RT和RS的一條走線或者走線分支（參見圖1）。當(dāng)考慮所有阻抗（包括輸出緩沖器的阻抗）時，每個端接線都可吸收或提供±16.2mA的電流。對于發(fā)送器和吸收器之間走線比較長的系統(tǒng)，必須在走線兩端端接電阻，以使電流增加一倍。

DDR邏輯所要求的2.5VVDDQ的誤差為+200mV.為保持噪聲容限，VTT必須以±3%的精度跟隨VDDQ變化，且必須等于VDDQ/2,大約為1.25V,精度±3%.終VREF必須與VTT相差+40mV.這些跟隨要求以及VTT必須能夠提供和吸收電流的要求，給DDR存儲器的供電帶來了獨特挑戰(zhàn)。

壞情況下的電流消耗

VTT終端：假設(shè)128MB存儲器系統(tǒng)有128位總線、8個數(shù)據(jù)選通、8個屏蔽位、8個VCC位、40條地址線（兩組20條地址線），則共有192個信號/電源線。每條線消耗電流16.2mA,則電流消耗為192×16.2mA=3.11A.

VDDQ電壓峰值：VTT吸收電流時VDDQ供應(yīng)電流，因此VDDQ的電流是單向的，因此其電流就等于VTT的電流3.11A

平均功耗：一個128MB存儲器模塊一般由8個128Mb的器件組成，平均消耗990mW功率，除去VTT終端消耗的功率，IDDQ從VDDQ抽取的平均電流為IDDQ=PDDQ/VDDQ=990mW/2.5V=0.396A.

同樣，終端電阻消耗的平均功率PTT為660mW,從VTT抽取的電流ITT為ITT=PTT/VTT=660mW/1.25V=0.528A.

，應(yīng)選擇足夠大的VREF電流（IREF），使VREF電源具有足夠低的阻抗以提供良好的抗干擾性（小于5mA）。綜上所述，128MBDDR存儲器的主要靜態(tài)設(shè)計參數(shù)如下：

VDDQ=2.5V;

IDDQ=0.396A（平均值）或者3.11A（峰值）（提供電流）；

VTT=VDDQ/2=1.25V;

ITT=0.528A（平均值），3.11A峰值（提供和吸收電流）；

VREF=VDDQ/2=1.25V;

IREF=5mA.

當(dāng)然，除了向終端負(fù)載供電外，如果VDDQ還向其它負(fù)載供電，則必須相應(yīng)增大其容量。

瞬態(tài)工作模式

DDR存儲器的文件JEDECJESD79andJESD8-9規(guī)定，VTT電壓必須等于VDDQ電壓的一半，且誤差必須小于±3%.這個誤差應(yīng)該包括信號線轉(zhuǎn)換引起的總線上的負(fù)載瞬變。但若要估計VTT電源所需的電容大小，還缺少兩個必要參數(shù)。JEDEC規(guī)范沒有說明VTT跟隨VDDQ變化緊密程度（兩者的差別），也沒有規(guī)定VTT的負(fù)載瞬態(tài)。

實際上，該規(guī)范希望使噪聲容限化，因此不強制VTT在所有時間都等于VDDQ的一半，兩者差別越大，系統(tǒng)就越魯棒。因此，產(chǎn)生VTT需要一個帶寬較寬的開關(guān)轉(zhuǎn)換器。

對于VTT負(fù)載瞬態(tài)，電流將從+3.11A階躍到-3.11A,從提供電流轉(zhuǎn)到吸收電流。這個具有40mV窗口的6.22A階躍需要一個有效串聯(lián)電阻（ESR）僅為7mΩ的輸出電容，但從兩個方面的實際考慮可以降低這個要求。

首先，實際的DDR存儲器并不真正需要3.11A的電流，測量表明典型電流在0.5~1A范圍內(nèi)。其次，吸收電流和提供電流兩種狀態(tài)的轉(zhuǎn)變非?？欤灾罗D(zhuǎn)換器檢測不到過渡過程。為了從正向電流轉(zhuǎn)到負(fù)向電流，要求總線從全1轉(zhuǎn)到全0,然后在至少等于轉(zhuǎn)換器翻轉(zhuǎn)間隔的一段時間內(nèi)，保持該狀態(tài)不變。因為這個時間間隔為10μs數(shù)量級，總線的工作頻率為100MHz,所以需要在全0狀態(tài)保持1000個周期。這樣，事實上VTT輸出電容的ESR大約只需要40mΩ。

待機工作模式

DDR存儲器支持待機工作模式。在這種模式下，存儲器保持其內(nèi)容而不再進行尋址訪問，可在處于待機狀態(tài)的筆記本電腦中看到這種工作模式。在待機模式下存儲器芯片沒有通訊活動，因此VTT電源可以關(guān)閉以節(jié)省電能。當(dāng)然，VDDQ必須處于工作狀態(tài)以使存儲器保持其內(nèi)容。

線性調(diào)節(jié)與開關(guān)調(diào)節(jié)

正如前面提到的，DDR系統(tǒng)的平均功率消耗為：PDDQ=990mW,PTT=660mW.總功耗為PTOTDDR=990mW+660mW=1650mW.比較而言，一個同等容量的DRAM系統(tǒng)消耗功率為2040mW.

如果為VTT端接一個線性調(diào)壓器，根據(jù)VOUT/VIN=VTT/VDDQ=0.5,該PTT功率只有50%的使用效率，這樣額外的660mW功率就消耗在VTT調(diào)壓器上，從而使整個功率消耗上升到1650+660=2310mW.這個數(shù)值大于SDRAM存儲器消耗的相應(yīng)功率，這使DDR存儲器的優(yōu)點不復(fù)存在，而只有低功耗的虛名而已。

至于PDDQ的推出，相對于傳統(tǒng)3.3V的電源，大多數(shù)電源優(yōu)勢來自于2.5V的VDDQ.但是在典型的PC環(huán)境中，電源提供3.3V電壓，而不是2.5V電壓，2.5V電壓需要由主板來提供。另外，除非采用一個有效的調(diào)壓機制來產(chǎn)生VDDQ,否則就會喪失低功耗的優(yōu)勢。因此開關(guān)調(diào)壓將成為處理DDR存儲器PDDQ和PTT功率的選擇。

在采用DDR2的情況下，VDDQ從2.5V下降到1.8V,VTT從1.25V下降到0.9V,吸收/提供電流的能力為±13.4mA,因此DDR2存儲器所消耗的功率要比代DDR小很多。

例如，DDR2-533的功耗大約只有DDR400的一半。前面針對DDR所做的所有靜態(tài)和動態(tài)分析也適用于DDR2.DDR2的終端設(shè)計與圖1中所示的DDR的終端略微有些不同，它的終端電阻集成在存儲器片上，而非布置在主板上，另外還需要一個外部VTT終端電壓。由于DDR2的功耗很低，因此可以使用線性調(diào)壓器，特別是當(dāng)簡潔和低成本比減小功耗更重要的應(yīng)用中，更是如此。

雙PWM控制器

現(xiàn)在市面上有各種DDR電源IC,如集成MOSFET的ML6553/4/5、適用于大功率系統(tǒng)的FAN5066和FAN5068、DDRx和先進配置及電源接口（ACPI）的組合等。另一種器件FAN5236是專門為DDRx存儲器系統(tǒng)的一體化供電要求而設(shè)計的器件，這個單片IC集成了一個VDDQ開關(guān)控制器，一個VTT開關(guān)控制器和一個VREF線性緩沖器。

VDDQ開關(guān)可以輸出5~24V范圍內(nèi)的任何電壓，但VTT的開關(guān)則不同，它由VDDQ電源供電，并與VDDQ開關(guān)同步動作。這兩個開關(guān)的輸出都可在0.9~5.5V范圍內(nèi)變化。由于VDDQ總線信號線的驅(qū)動電壓為2.5V（DDR）或1.8V電壓（DDR2），VTT的端接電壓為1.25V（DDR）或0.9V（DDR2），所以在VTT和VDDQ之間存在一定程度的功率循環(huán)。將VTT與VDDQ分離，就可以將其間的功率循環(huán)以及由此產(chǎn)生的損耗降到。VTT開關(guān)在待機模式下也可以關(guān)閉。

雙PWM控制器的應(yīng)用

圖2中給出了一個連續(xù)電流為4A、峰值電流為6A的VDDQ典型應(yīng)用，表中也列出了其材料清單。請注意，在圖2中，外部的矩形代表FAN5236雙脈寬調(diào)制器（PWM），其中標(biāo)有PWM1和PWM2的小矩形代表IC內(nèi)部的兩個轉(zhuǎn)換開關(guān)。另外還需要注意的是，在表中FAN5236被稱為DDR控制器，元件名為U1.可以很容易地對這個電路進行修改，通過分壓器R5/R6,將VDDQ設(shè)置為1.8V,將VTT設(shè)置到0.9V,以適用DDR2應(yīng)用。

設(shè)置輸出電壓FAN5236PWM控制器的內(nèi)部基準(zhǔn)電壓為0.9V,其輸出由分壓器分壓到VSEN腳（R5和R6），因此輸出電壓為：0.9V/R6=（VDDQ×0.9V）/R5.

1、輸出電感的選擇實際的電感值是在某些負(fù)載情況下使電感電流正好保持在連續(xù)導(dǎo)通邊緣的那個電感值。標(biāo)準(zhǔn)做法是在標(biāo)稱電流的15%~35%之間選擇一個比較小的電流。在輕負(fù)載情況下，控制器可以自動切換到滯后模式，以維持高效率。下面的等式有助于選擇合適的輸出濾波電感L1和L2:

I=2×IMIN=VOUT/ESR

其中I為電感紋波電流，VOUT是允許的紋波電壓。

L=[（VIN-VOUT）/（FSW×I）]×（VOUT/VIN）這里FSW為開關(guān)頻率。

2、輸出電容選擇在一個開關(guān)電源中，輸出電容C6和C8有兩個主要作用。與電感配合，輸出電容對開關(guān)產(chǎn)生的脈沖序列進行濾波，為負(fù)載提供瞬態(tài)電流。對輸出電容的要求取決于ESR、電感紋波電流（DI）和允許的紋波電壓（DV）。輸入電容選擇輸出電容應(yīng)該根據(jù)額定RMS電流來選擇。在DDR模式，VTT電源輸入由VDDQ輸出提供，這樣VDDQ轉(zhuǎn)換器負(fù)載電流就產(chǎn)生了輸入電容紋波電流，此RMS輸入電流為：

IRMS=IOUT（MAX）√D-D2

其中，D為PWM1轉(zhuǎn)換器占空比，D=VOUT/VIN.C9與C1并聯(lián)，用來過濾高頻源阻抗，一般在輸入端接一個小陶瓷電容器。

3、電源MOSFET選擇MOSFET的損耗是其開關(guān)（PSW）損耗和傳導(dǎo)（PCOND）損耗之和。在典型應(yīng)用中，F(xiàn)AN5236轉(zhuǎn)換器輸出電壓低于輸入電壓，這樣在每個周期的大部分時間，低端MOSFET（Q2）在傳導(dǎo)全部負(fù)載電流，Q2的選擇應(yīng)該使傳導(dǎo)損耗降到，因此應(yīng)該選擇低RDS（導(dǎo)通狀態(tài)）MOSFET.

相反，高端MOSFET（Q1）的占空比要小得多，這就減小了傳導(dǎo)損耗的影響，但鑒于其占開關(guān)損耗的大部分，所以Q1選擇的首要標(biāo)準(zhǔn)應(yīng)該是門電荷。

4、布線考慮如果沒有遵守電路布局的約束，即使在正常工作狀態(tài)，開關(guān)轉(zhuǎn)換器也會產(chǎn)生顯著的環(huán)路干擾和電磁干擾。在DC-DC轉(zhuǎn)換器中存在兩組關(guān)鍵的器件。以高速率處理大量電能的開關(guān)電源組件是噪聲的根源。負(fù)責(zé)提供偏壓和反饋功能的小功率元件對噪聲非常敏感，因此建議使用多層PCB.指定一個平面層為地層。指定另一個平面層為電源層，并將該層按照電壓大小分割成幾個小孤島。有關(guān)細(xì)節(jié)請參考FAN5236數(shù)據(jù)表。

本文小結(jié)