數(shù)字邏輯電路-作業(yè)1

《數(shù)字電路與邏輯設(shè)計》作業(yè)1填空題：數(shù)字電路只能處理數(shù)字信號，不能處理模擬信號。八進(jìn)制數(shù)27.2對應(yīng)的十進(jìn)制數(shù)為23.25，二進(jìn)制數(shù)為10111.01。八進(jìn)制數(shù)41.24對應(yīng)的十六進(jìn)制數(shù)為21.5，十進(jìn)制數(shù)是65.256。8421BCD編碼為(0101,0011)的十進(jìn)制數(shù)是53，轉(zhuǎn)換為二進(jìn)制數(shù)是110101。二進(jìn)制數(shù)1100110的Grary碼為1010101，8421碼為0001000000100。邏輯代數(shù)有邏輯與、邏輯或和邏輯非三種基本運(yùn)算。邏輯代數(shù)的三條重要規(guī)則是指代入規(guī)則、反演規(guī)則和對偶規(guī)則。一個n變量邏輯函數(shù)的全部最小項的個數(shù)應(yīng)該有2xn個。邏輯函數(shù)的反函數(shù)，對偶函數(shù)。邏輯函數(shù)的反函數(shù)，對偶函數(shù)。根據(jù)邏輯運(yùn)算關(guān)系，邏輯函數(shù)可以表示為。根據(jù)邏輯運(yùn)算關(guān)系，邏輯函數(shù)可以表示為。設(shè)輸入變量為ABC，判別三個變量中有奇數(shù)個1時，函數(shù)F=1，否則F=0，實現(xiàn)它的異或表達(dá)式為F=。兩輸入與非門的輸入為01時，輸出為1，兩輸入或非門的輸入為01時，輸出為0。三位二進(jìn)制代碼輸入的譯碼器，必然有8個輸出端，且譯碼器工作時，只有1個呈現(xiàn)有效電平。消除組合邏輯電路中冒險的常用方法有增加冗余法、輸出加濾波器、選通法組合。組合電路有時產(chǎn)生競爭-冒險，在情況下，產(chǎn)生靜態(tài)”1”冒險，在情況下，產(chǎn)生靜態(tài)”0”冒險。邏輯函數(shù)可表示成。用真值表證明下列等式：1.由真值表達(dá)式ABCAB+C(A+C)(B+C)00000001110100001111100001101110111111112.由真值表達(dá)式AB0011110010000111用基本定理證明下列等式：1.證明：2.證明：用代數(shù)法化簡下列最簡與或表達(dá)式：1.=>2.=>3.=> 五．用卡諾圖化簡下列函數(shù)（要求最簡）1.ABCD000111100011011111110112.F(A,B,C,D)=CDAB00011110000011010011111001101001 3.F(A,B,C,D)=CDAB000111100011110110011110011011114.無關(guān)項：CDAB0001111000X00X011xX111011010x0015.無關(guān)項：CDAB000111100010X0010X101100X01001106.\CDAB000111100000110111111111111011007.CDAB000111100001110111101100101001008.CDAB000111100010010100011100X01011X009.CDAB000111100010010100011100X01011X00六.已知代表三位二進(jìn)制數(shù)，設(shè)計一個組合電路，當(dāng)時輸出，當(dāng)時輸出，要求：①列出真值表；00000010010001111001101111011111②寫出的最簡與或表達(dá)式； ==③完全用與非門畫出電路圖。&&&&x2x1yx0七.三人按少數(shù)伏從多數(shù)原則對某事進(jìn)行表決，但其中一人有決定權(quán)，即只要他同意，不論同意者是否達(dá)到多數(shù)，表決仍將通過。試用“與非門”設(shè)計該表決器。八.描述邏輯電路的方程為，試寫出它的真值表，畫出邏輯電路圖。ABF001010100111九．用74138譯碼器和與非門實現(xiàn)下列多輸出函數(shù)：F1F2