《數(shù)字電子技術(shù)基礎(chǔ) 第4版》 課件 第 4 章 鎖存器和觸發(fā)器（第4版）

●多媒體教學(xué)手段●理解概念、掌握方法、提升技能●充分發(fā)揮想象力《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)課件配合王振宇主編《數(shù)字電子技術(shù)基礎(chǔ)(第4版)》10010100100001001010010FoundationofDigitalElectronicTechnology12

第3章集成邏輯門電路4.1觸發(fā)器概述4.2基本SR鎖存器4.3時鐘觸發(fā)器4.4T觸發(fā)器和T'觸發(fā)器4.1

概述

能存儲1位二進制數(shù)據(jù)的邏輯單元電路稱為鎖存器或觸發(fā)器。3個特點：

（1）具有兩個能夠自動保持的穩(wěn)定狀態(tài)，用來存儲數(shù)據(jù)0和數(shù)據(jù)1；

（2）在輸入信號作用下，它們的兩個邏輯狀態(tài)之間可以相互轉(zhuǎn)換；

（3）輸入信號不變或撤去后，其能夠?qū)⑺鎯?shù)據(jù)長久保存。

約定如下：Q＝1、＝0為1態(tài)；Q＝0、＝1為0態(tài)。3

4.2基本SR鎖存器

4.2.1用與非門構(gòu)成的基本SR鎖存器

1.電路組成

圖4-1用兩個與非門構(gòu)成的基本SR鎖存器42.工作原理

當(dāng)d＝0、d＝1時，無論現(xiàn)態(tài)Qn是1還是0，次態(tài)Qn+1均為1態(tài)；

當(dāng)d＝1、d＝0時，無論現(xiàn)態(tài)Qn是1還是0，次態(tài)Qn+1均為0態(tài)；

當(dāng)d＝1、d＝1時，現(xiàn)態(tài)Qn是1，次態(tài)Qn+1亦為1；Qn為0，Qn+1亦為0；

當(dāng)d＝0、d＝0時，無論現(xiàn)態(tài)Qn是1態(tài)還是0態(tài)，次態(tài)Qn+1＝＝1，兩個互補的次態(tài)同為1。稱這種狀況為不定狀態(tài)“ф”。53.邏輯功能描述

（1）功能表

（2）特性方程6（3）激勵表圖4-3基本SR鎖存器的狀態(tài)轉(zhuǎn)換圖（4）狀態(tài)轉(zhuǎn)換圖7（5）工作波形圖

例4-1在圖4-1b所示的基本SR鎖存器中，已知輸入信號波形如圖4-4上方所示，設(shè)該鎖存器的初始狀態(tài)Q初＝0，試畫出輸出Q及的波形圖。

解：

圖4-4例4-1的波形圖84.2.2由或非門構(gòu)成的基本SR鎖存器

圖4-5用兩個或非門組成的基本SR鎖存器

a）邏輯電路圖b）邏輯符號94.2.3集成基本SR鎖存器圖4-6集成基本SR鎖存器CC404310圖4-6集成基本SR鎖存器CC404411例4-2運用基本SR鎖存器，消除由于機械開關(guān)振動所引起的干擾脈沖。

解：

圖4-7例4-2機械開關(guān)的工作情況圖4-8利用基本SR鎖存器消除機械開關(guān)振動的影響124.3時鐘觸發(fā)器

4.3.1門控SR鎖存器

1.電路組成

圖4-9由與非門構(gòu)成的門控SR鎖存器132.工作原理

3.邏輯功能描述

（1）功能表

（2）特性方程

14（3）激勵表15（4）狀態(tài)轉(zhuǎn)換圖

例4-3對于圖4-9所示的門控SR鎖存器，已知CP、R、S波形如圖4-10上方所示，設(shè)鎖存器初始狀態(tài)Q初＝0，試畫其輸出端Q及的波形圖。

解：

圖4-10例4-3門控SR鎖存器的波形圖164.門控SR鎖存器的觸發(fā)方式

5.門控SR鎖存器的空翻現(xiàn)象

圖4-11門控SR鎖存器接成計數(shù)電路174.3.2主從觸發(fā)器

具有邊沿觸發(fā)工作特性的存儲單元就是邊沿觸發(fā)器。

1.主從SR觸發(fā)器

（1）電路組成

圖4-12主從SR觸發(fā)器

a）邏輯電路圖b）邏輯符號18（2）工作過程

當(dāng)CP＝1時，＝0，主觸發(fā)器根據(jù)輸入信號S、R端的信號狀態(tài)而翻轉(zhuǎn)，從觸發(fā)器因＝0封鎖G3、G4門而保持原態(tài)不變。

當(dāng)CP＝0時，＝1，主觸發(fā)器被封鎖，即使S、R信號發(fā)生變化，主觸發(fā)器狀態(tài)也不變；但從觸發(fā)器被打開，將主觸發(fā)器CP＝1期間存儲的信息作為從觸發(fā)器的輸入信號，使從觸發(fā)器按門控SR鎖存器的特性方程翻轉(zhuǎn)，且在CP＝0期間，從觸發(fā)器一直受主觸發(fā)器控制，兩者狀態(tài)相同?？朔恕翱辗爆F(xiàn)象。

（3）邏輯功能描述

（4）存在問題主從SR觸發(fā)器仍舊會有“不定”狀態(tài)。192.主從JK觸發(fā)器

（1）電路組成圖4-13主從JK觸發(fā)器

a）邏輯電路圖b）邏輯符號20

（2）工作原理

當(dāng)CP＝1時，主觸發(fā)器動作

當(dāng)CP＝0時，從觸發(fā)器動作

從JK觸發(fā)器的特性方程為

（CP↓）

有效避免了“不定”狀況。

（3）邏輯功能描述

1）功能表

2）激勵表2122（4）主從JK觸發(fā)器的一次翻轉(zhuǎn)問題

一旦此輸入變量因干擾引起主觸發(fā)器翻轉(zhuǎn)，即使干擾消失后，該變量無論怎樣變化也不能使主觸發(fā)器翻轉(zhuǎn)到原先的狀態(tài)，此現(xiàn)象稱為主從JK觸發(fā)器的一次翻轉(zhuǎn)問題。23例4-4在圖4-15a所示的主從JK觸發(fā)器電路中，設(shè)CP的波形如圖4-15b所示，試畫出Q、端的波形圖。設(shè)觸發(fā)器的初始狀態(tài)為Q初＝0。

解：

圖4-15例4-4的電路和波形圖244.3.3幾種常用的邊沿觸發(fā)器

1.維持-阻塞D觸發(fā)器

（1）電路組成

圖4-17維持-阻塞D觸發(fā)器25（2）工作原理

1）D＝1使觸發(fā)器可靠地置1。

2）D＝0使觸發(fā)器的輸出可靠置0。

（3）邏輯功能

1）功能表

2）特性方程

Qn+1＝D

（CP↑）263）工作波形圖4-18維持-阻塞D觸發(fā)器的波形圖27（4）異步置1端和異步置0端

當(dāng)d＝0及d＝1時，均保證對觸發(fā)器直接置1。

當(dāng)d＝1及d＝0時，均可確保觸發(fā)器直接復(fù)位。

整個觸發(fā)器的功能如下：

d＝0及d＝1時，Qn+1＝1，＝0

d＝1及d＝0時，Qn+1＝0，＝1

d＝1及d＝1時，Qn+1＝D

（CP↑）

Qn+1＝Qn

（CP＝0）

Qn+1＝Qn

（CP＝1）

Qn+1＝Qn

（CP↓）28例4-5在圖4-17a所示的維持-阻塞D觸發(fā)器中，已知CP、Sd、Rd、D的波形如圖4-19上方所示，試畫出與之對應(yīng)的輸出波形圖。設(shè)觸發(fā)器初始狀態(tài)為0。

解：

圖4-19例4-5的波形圖292.利用傳輸延遲的邊沿JK觸發(fā)器

（1）電路組成

圖4-21利用傳輸延遲的邊沿JK觸發(fā)器

a）邏輯電路圖b）邏輯符號30（2）工作過程

1）當(dāng)＝0時電路狀態(tài)不變。

圖4-22在CP不同時刻整個觸發(fā)器的等效電路

a）＝0時b）＝1第1階段c）＝1第2階段312）當(dāng)由低電平變?yōu)楦唠娖胶?/p>

第1階段：在t＜tPD這段時間內(nèi)，保持不變。

第2階段：在t＞tPD時間以后，輸出狀態(tài)保持不變。

在的上升沿及＝1期間，電路均保持原狀態(tài)不變。3）當(dāng)由高電平變?yōu)榈碗娖綍r由于與非門G3、G4有較大的傳輸延遲時間tPD，因此，亦需分兩個階段討論：第1階段：t＜tPD的時間內(nèi)，第2階段：當(dāng)t＞tPD以后，G3、G4完全被封鎖，P1＝P2＝1。32

（3）異步置1和異步置0功能圖4-23在CP下降沿到來后整個觸發(fā)器的等效電路圖4-24

d和d低電平有效、CP↑有效的邊沿JK觸發(fā)器邏輯符號333.CMOS主從結(jié)構(gòu)邊沿觸發(fā)器

（1）CMOS主從結(jié)構(gòu)邊沿D觸發(fā)器

1）電路組成此為一種利用CMOS傳輸門和CMOS反相器組成的邊沿觸發(fā)器，其內(nèi)部電路采用主從結(jié)構(gòu)形式，典型電路如圖4-25所示。

圖4-25CMOS主從結(jié)構(gòu)邊沿D觸發(fā)器34

2）工作原理

當(dāng)CP由0→1（由l→0）后，TG1、TG4由導(dǎo)通變?yōu)榻刂?，TG2、TG3由截止變?yōu)閷?dǎo)通，主觸發(fā)器形成基本SR觸發(fā)器，將CP上升沿到來前一瞬間D端的狀態(tài)存儲起來。同時由于主、從兩觸發(fā)器已連通，從觸發(fā)器接收主觸發(fā)器的狀態(tài)。

當(dāng)CP由l→0（由0→1）后，TG1、TG4由截止變?yōu)閷?dǎo)通，TG2、TG3由導(dǎo)通變?yōu)榻刂?，從觸發(fā)器將已更新的狀態(tài)存儲起來，而主觸發(fā)器又再次接收新的輸入信號。35圖4-27CMOS主從結(jié)構(gòu)邊沿JK觸發(fā)器的邏輯電路363）Sd和Rd的直接置1、直接置0作用

圖4-26實際的CMOS邊沿D觸發(fā)器的邏輯電路374.4T觸發(fā)器和T‘觸發(fā)器

4.4.1T觸發(fā)器

4.4.2T'觸發(fā)器38394.6時鐘觸發(fā)器轉(zhuǎn)換設(shè)計4.5.1JK觸發(fā)器轉(zhuǎn)換為D、T、T’觸發(fā)器4.5.2D觸發(fā)器轉(zhuǎn)換為JK、T、T’觸發(fā)器4.6觸發(fā)器應(yīng)用舉例

例4-6用CMOS雙D觸發(fā)器74HC/HCT74芯片組成的電路，如圖4-29a所示。已知CP、D1波形如圖4-29b上方所示，設(shè)兩個觸發(fā)器的初態(tài)均為0，試畫出