數(shù)字電子技術(shù)（廣東工業(yè)大學(xué)）知到智慧樹期末考試答案題庫2025年廣東工業(yè)大學(xué)

數(shù)字電子技術(shù)（廣東工業(yè)大學(xué)）知到智慧樹期末考試答案題庫2025年廣東工業(yè)大學(xué)香農(nóng)采樣定理：當(dāng)采樣頻率Fs不小于輸入模擬信號頻譜中最高頻率Fmax的兩倍時，采樣信號可以不失真地恢復(fù)原模擬信號。（

）

答案:錯采用地址分時輸入的DRAM有16位地址輸入、一位數(shù)據(jù)輸入/輸出端，它含有多少個存儲單元。（

）

答案:64K邏輯運算是邏輯變量與及常量之間邏輯的算術(shù)運算，是數(shù)量之間的運算。（

）

答案:錯邏輯函數(shù)Y=AB’+C的真值表是。（

）

答案:邏輯函數(shù)Y=AB’+C的真值表是。（

）邏輯函數(shù)Y=AB’+BC的真值表是。（

）

答案:邏輯函數(shù)Y=AB’+BC的真值表是。（

）邏輯函數(shù)Y=A’B’C+B⊕C+A的真值表是。（

）

答案:邏輯函數(shù)Y=A’B’C+B⊕C+A的真值表是。（

）邏輯函數(shù)Y=

A’D+B’CD+ABC的真值表是。（

）

答案:邏輯函數(shù)Y=

A’D+B’CD+ABC的真值表是。（

）邏輯代數(shù)是一個封閉的代數(shù)系統(tǒng)，它由一個邏輯變量集，常量0和1以及“與”、“或”、“非”三種基本運算所構(gòu)成。（

）

答案:對這是一個（）的DA轉(zhuǎn)換器

答案:雙極性邊沿JK觸發(fā)器在輸入J

=

K

=

1時，如果時鐘信號CLK的頻率為32kHz，則觸發(fā)器Q端的輸出脈沖頻率為8kHz。

（

）

答案:錯該電路真值表為（

）

答案:該電路真值表為（

）該電路屬于（

）

答案:多諧振蕩電路該電路實現(xiàn)何種功能？（

）

答案:全減器該電路中，芯片74161接成了多少計數(shù)器。（

）

答案:十六進(jìn)制設(shè)計加法器的超前進(jìn)位是為了（

）。

答案:每一級運算不需等待進(jìn)位設(shè)計一個AD采集系統(tǒng)，需要重點關(guān)注：采樣頻率、轉(zhuǎn)換精度、時序規(guī)格、引腳功能描述和典型應(yīng)用電原理圖。其次要了解：技術(shù)規(guī)格、典型性能參數(shù)、易驅(qū)動特性、基準(zhǔn)電壓輸入、電源和數(shù)字接口等。（

）

答案:對觸發(fā)器有多少個穩(wěn)定狀態(tài)，存儲16位二進(jìn)制數(shù)據(jù)需要多少個觸發(fā)器。

（

）

答案:2，16觸發(fā)器圖形符號中，C1前面的“>”表示（

）。

答案:邊沿觸發(fā)觸發(fā)器只有1個穩(wěn)定狀態(tài)，所以它可存儲1位二進(jìn)制代碼。

（

）

答案:錯觸發(fā)信號決定了單穩(wěn)態(tài)電路的暫穩(wěn)態(tài)的停留時長（

）

答案:錯要比較二進(jìn)制數(shù)A和B的大小，比較器需要（

）

答案:從高位到低位逐位比較要構(gòu)成1位十進(jìn)制計數(shù)器，至少需要（

）觸發(fā)器。

答案:4個補(bǔ)碼表示的二進(jìn)制數(shù)的代數(shù)和10011101+01100110哪個結(jié)果正確？如果和為負(fù)數(shù),請求出負(fù)數(shù)的絕對值。(

)

答案:(00000011)2若輸入以二進(jìn)制補(bǔ)碼給出，則最大的正數(shù)和絕對值最大的負(fù)數(shù)各為（）

答案:（0111111111）和（1000000000）若某時序邏輯電路的狀態(tài)轉(zhuǎn)換圖中沒有無效狀態(tài)，則不存在自啟動問題（

）。

答案:對若存儲器的容量為512K×8位，則地址代碼應(yīng)取位。（

）

答案:19若存儲器的容量為1024×8位，則地址代碼應(yīng)取8位。（

）

答案:錯若S1=0，則Di、Ci分別為（

）

答案:0,0能實現(xiàn)1位二進(jìn)制帶進(jìn)位加法運算的是（

）。

答案:全加器編碼和譯碼是互逆的過程。（

）

答案:對組合邏輯電路的特點是：任何時刻電路的穩(wěn)定輸出，僅僅取決于該時刻各個輸入變量的取值，與電路原來的狀態(tài)無關(guān)。（

）

答案:對組合邏輯電路中，正確的描述是（

）。

答案:沒有記憶元件電平觸發(fā)的觸發(fā)器存在“空翻”現(xiàn)象（

）。

答案:對由或非門構(gòu)成的SR鎖存器，當(dāng)（

）時，鎖存器的輸出保持原狀態(tài)不變。

答案:S=0，R=0由或非門構(gòu)成的SR鎖存器，在S

=

1，R

=

1期間，鎖存器的輸出狀態(tài)無法確定。（

）

答案:錯由或非門構(gòu)成的SR鎖存器，在S=1，R=0時，鎖存器的輸出狀態(tài)為“0”（

）。

答案:錯由或非門構(gòu)成的SR鎖存器，假設(shè)原輸出狀態(tài)為“0”，若要使輸出狀態(tài)變?yōu)椤?”，則輸入信號應(yīng)為。

（

）

答案:S

=

1，R

=

0由與非門構(gòu)成的SR鎖存器，當(dāng)S′

=

1，R′

=

0時，鎖存器的輸出狀態(tài)為“0”。（

）

答案:對由與非門構(gòu)成的SR鎖存器，當(dāng)（）時，鎖存器的輸出保持原狀態(tài)不變。

（

）

答案:S′=

1，R′=

1由555定時器接成單穩(wěn)態(tài)電路，其脈沖寬度主要取決于555定時器的類型（

）

答案:錯用邏輯代數(shù)公式法化簡函數(shù)Y=(A’BC)’+(AB’C)’。正確的表達(dá)式有。（

）

答案:A+B’+C’+A’+B+C’

；C’用4片8K×8位的ROM組成BIT的存儲器。（

）

答案:8K×32

；16K×16

；32K×8用4片4K×8位的RAM組成多少位的存儲器。（

）

答案:16K×8

；8K×16

；4K×32用2片1024

×8位的ROM組成多少位的存儲器。（

）

答案:1024

x16

；2048

x8用BCD碼表示十進(jìn)制數(shù)(36)10=(00110111)8421BCD（

）

答案:錯欲設(shè)計一個8位數(shù)值比較器，需要（）位數(shù)據(jù)輸入及（

）位輸出信號。

答案:16，3普通編碼器在任何時刻只能對一個輸入信號進(jìn)行編碼。（

）

答案:對時序邏輯電路的輸出僅取決于當(dāng)時的輸入信號，與電路原來的狀態(tài)無關(guān)（

）。

答案:錯時序邏輯電路中必須有輸入邏輯變量。（

）

答案:錯既然閃存能夠擦除后重寫，不能把它歸類到只讀存儲器當(dāng)中。（

）

答案:錯施密特觸發(fā)電路的回差電壓越大，電路的抗干擾能力越強(qiáng)

（

）

答案:錯施密特觸發(fā)電路的回差電壓定義為（

）

答案:施密特觸發(fā)電路的回差電壓定義為（

）數(shù)值比較器對A、B兩數(shù)進(jìn)行比較時，首先進(jìn)行比較的是A、B的（

）。

答案:最高位按邏輯功能的不同特點，觸發(fā)器可分為SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等幾種類型。

（

）

答案:對按觸發(fā)方式來分，觸發(fā)器有電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)。

（

）

答案:對執(zhí)行讀出操作以后，DRAM存儲單元中的數(shù)據(jù)會被破壞。（

）

答案:錯當(dāng)輸入為(d9-d0)=1000000000時的輸出電壓是（）

答案:0V當(dāng)計數(shù)器74161的輸出端Q3=1時，移位寄存器74194工作在多少狀態(tài)。（

）

答案:右移帶符號位二進(jìn)制數(shù)(111011)2

(最高位為符號位)的反碼和補(bǔ)碼的正確表示？(

)

答案:(100100)2

(100101)2帶符號位二進(jìn)制數(shù)(011011)2

(最高位為符號位)的反碼和補(bǔ)碼的正確表示？(

)

答案:(011011)2(011011)2帶符號位二進(jìn)制數(shù)(001010)2

(最高位為符號位)的反碼和補(bǔ)碼的正確表示？(

)

答案:(001010)2(001010)2將或非門當(dāng)非門使用時，各輸入端應(yīng)如何連接？(

)

答案:將全部輸入端并聯(lián)；不用的輸入端接低電平；不用的輸入端接地將一個約束項寫人邏輯函數(shù)式或不寫入邏輯函數(shù)式,對函數(shù)的輸出有影響。（

）

答案:錯將一個任意項寫人邏輯函數(shù)式或不寫入邏輯函數(shù)式,對函數(shù)的輸出無影響。（

）

答案:對將555定時器接成（

），然后將其反相輸出通過無源器件接回它的輸入端可構(gòu)成多諧振蕩電路。

答案:施密特觸發(fā)電路將555定時器接成多諧振蕩電路，應(yīng)通過管腳2將反相輸出接回輸入端（

）

答案:錯將555

定時器接成多諧振蕩電路，應(yīng)通過管腳（

）將反相輸出接回輸入端。

答案:7對脈沖觸發(fā)的觸發(fā)器，如果在CLK=1（有效電平）期間，輸入信號的狀態(tài)發(fā)生多次變化，則觸發(fā)器的輸出狀態(tài)也將發(fā)生多次翻轉(zhuǎn)。（

）

答案:錯對扭環(huán)形計數(shù)器，假設(shè)初始狀態(tài)為0000，當(dāng)輸入5個計數(shù)脈沖后，輸出狀態(tài)為（

）。

答案:0111對四位二進(jìn)制加法計數(shù)器74161，假設(shè)初始狀態(tài)為0000，當(dāng)輸入10個計數(shù)脈沖后，輸出狀態(tài)為（

）。

答案:0000對十進(jìn)制加法計數(shù)器74160，假設(shè)初始狀態(tài)為0000，當(dāng)輸入15個計數(shù)脈沖后，輸出狀態(tài)為（

）。

答案:0101對于JK觸發(fā)器，當(dāng)J

=

K

=

1時，則可完成T觸發(fā)器的功能。

（

）

答案:錯對4位二進(jìn)制加法計數(shù)器74161，若初始狀態(tài)為“0000”，當(dāng)輸入12個計數(shù)脈沖后，輸出狀態(tài)為0010。

（

）

答案:錯它實現(xiàn)了三輸入變量的（

）邏輯功能

答案:同或存儲8位二進(jìn)制信息需要8個觸發(fā)器（

）。

答案:對多諧振蕩電路屬于脈沖波形產(chǎn)生電路

（

）

答案:對多諧振蕩器有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)

(

)

答案:錯多個二極管門電路可以串聯(lián)使用。（

）

答案:錯多個二極管門電路串聯(lián)使用時，輸出高、低電平數(shù)值不會發(fā)生變化。（

）

答案:錯基于QuartusⅡ的開發(fā)流程主要包含：設(shè)計輸入，綜合、適配、約束、時序分析、仿真和下載等。（

）

答案:對在邏輯代數(shù)中交換律和普通代數(shù)的運算規(guī)則是相同的。（

）

答案:對在邏輯代數(shù)中互補(bǔ)律和普通代數(shù)的運算規(guī)則是相同的。（

）

答案:錯在時鐘脈沖CLK的作用下，數(shù)據(jù)選擇器的輸出W為。（

）

答案:“01010101”在以下選項中是數(shù)字電路的是(

)。

答案:比較器

；譯碼器

；加法器在二—十進(jìn)制譯碼器中，未使用的輸入編碼應(yīng)做約束項處理。（

）

答案:對圖中Y(A,B,C)的邏輯函數(shù)式的正確表示為（）

答案:((A’+C)’+(A+B’)’+(B+C’)’)’固定輸入,

輸出高電平時的持續(xù)時延還取決于（

）

答案:固定輸入,

輸出高電平時的持續(xù)時延還取決于（

）因為SR鎖存器的輸入信號要遵守SR

=

0的約束條件，所以SR觸發(fā)器也要遵守SR

=

0的約束條件。

（

）

答案:對四種觸發(fā)器中，有約束條件的是（

）。

答案:SR觸發(fā)器同步時序邏輯電路與異步時序邏輯電路的區(qū)別在于異步時序邏輯電路不需要時鐘信號。

（

）

答案:錯同步時序邏輯電路與異步時序邏輯電路的不同之處在于異步時序邏輯電路。

（

）

答案:沒有統(tǒng)一的時鐘脈沖可編程邏輯器件PLD的發(fā)展完整體現(xiàn)了微電子技術(shù)集成化程度的發(fā)展，先后有等幾種。（

）

答案:PAL

；GAL

；CPLD

；FPGA可以用作數(shù)據(jù)分配器的是（

）。

答案:譯碼器反演定理是對任一邏輯式Y(jié)，若將式中與或互換、01互換，可以得到Y(jié)’。（

）

答案:錯去掉無關(guān)項才能得到更簡單的邏輯函數(shù)化簡結(jié)果。（

）

答案:錯占空比定義為

(

)

與脈沖周期的比值

答案:脈沖寬度單穩(wěn)態(tài)觸發(fā)電路在無觸發(fā)信號時處于暫穩(wěn)態(tài)

（

）

答案:錯單穩(wěn)態(tài)觸發(fā)器總共有多少個狀態(tài)

(

)

單選

答案:2半加器與全加器的區(qū)別在于半加器無進(jìn)位輸出，而全加器有進(jìn)位輸出。（

）

答案:錯十進(jìn)制數(shù)(255)10轉(zhuǎn)換為等值十六進(jìn)制數(shù)的正確表示？(

)

答案:(FF)16十進(jìn)制數(shù)(107.39)10轉(zhuǎn)換為等值十六進(jìn)制數(shù)。要求二進(jìn)制數(shù)保留小數(shù)點以后4位有效數(shù)字。(

)

答案:(6B.6)H十進(jìn)制數(shù)-89用8位二進(jìn)制補(bǔ)碼正確表示？(

)

答案:(10100111)2十進(jìn)制數(shù)-47用8位二進(jìn)制補(bǔ)碼正確表示？(

)

答案:(11010001)2十進(jìn)制數(shù)-121用8位二進(jìn)制補(bǔ)碼正確表示？(

)

答案:(10000111)2十進(jìn)制數(shù)(26.335)10轉(zhuǎn)換成二進(jìn)制數(shù)是=(11010.011)2（

）

答案:錯十進(jìn)制(127)10數(shù)轉(zhuǎn)換為等值十六進(jìn)制數(shù)的正確表示有哪些？(

)

答案:(7F)16

；(7F)H十進(jìn)制(0.251)10數(shù)轉(zhuǎn)換為等值二進(jìn)制數(shù)的正確表示有哪些？(

)

答案:(0.01000000)2

；(0.01000000)B十六進(jìn)制數(shù)(8F.FF)16轉(zhuǎn)換為等值的二進(jìn)制數(shù)的正確表示？(

)

答案:(10001111.11111111)2十六進(jìn)制數(shù)(8C)16轉(zhuǎn)換為等值的二進(jìn)制數(shù)的正確表示？(

)

答案:(10001100)B化簡為最簡與或式是（）

答案:A’B’C’+ABC判斷題觸發(fā)器的狀態(tài)通常指輸出端Q的狀態(tài)（

）。

答案:對分析組合邏輯電路時，需要進(jìn)行的工作有：（

）。

答案:寫出輸出函數(shù)表達(dá)式

；判斷邏輯功能；列真值表其真值表為（）

答案:其真值表為（）共陰發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（

）

答案:對全面描述一個時序電路的邏輯功能有三個方程組，分別是驅(qū)動方程、狀態(tài)方程和輸出方程。

（

）

答案:對優(yōu)先編碼器的輸入信號是相互排斥的，不容許多個編碼信號同時有效。（

）

答案:錯任何輸出結(jié)構(gòu)的邏輯門輸出端并聯(lián)時都能實現(xiàn)“線與”邏輯。（

）

答案:錯以下電路不屬于組合邏輯電路的是(

)。

答案:只讀存儲器；寄存器以下屬于矩形脈沖產(chǎn)生電路的是（

）

答案:諧振蕩電路以下哪種元件是組合邏輯電路可能的組成部分?(

)

答案:與門；異或門以下關(guān)于單穩(wěn)態(tài)觸發(fā)器描述正確的是

(

)

答案:有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個狀態(tài)

；在外界信號作用下，能從穩(wěn)態(tài)進(jìn)入暫穩(wěn)態(tài)，一段時間后返回暫穩(wěn)態(tài)代入定理中對代入邏輯式的形式和復(fù)雜程度有限制。（

）

答案:錯從SRAM中讀出數(shù)據(jù)以后，原來存儲的數(shù)據(jù)保持不變。（

）

答案:對互補(bǔ)輸出結(jié)構(gòu)或者推拉式輸出結(jié)構(gòu)的邏輯門的輸出端并聯(lián)后，可以實現(xiàn)“線與”。（

）

答案:錯二進(jìn)制譯碼器的每一個輸出信號就是輸入變量的一個最小項。（

）

答案:對二進(jìn)制數(shù)(110.101)2轉(zhuǎn)換為等值的十進(jìn)制數(shù)的正確表示？(

)。

答案:(6.625)10二進(jìn)制數(shù)(1011.11)2的十進(jìn)制數(shù)是11.3（

）

答案:錯二進(jìn)制數(shù)(+1011)2的原碼、反碼和補(bǔ)碼的正確表示？(

)

答案:(01011)2

(01011)2

(01011)2二進(jìn)制數(shù)(-00101)2的原碼、反碼和補(bǔ)碼的正確表示？(

)

答案:(100101)2(111010)2(111011)2二進(jìn)制小數(shù)(0.1001)2轉(zhuǎn)換為等值的十進(jìn)制數(shù)的正確表示？(

)。

答案:5625)D二進(jìn)制(101100.110011)2數(shù)轉(zhuǎn)換為等值十六進(jìn)制數(shù)的正確表示有哪些？(

)

答案:(2C.CC)16

；(2C.CC)H二進(jìn)制(101.011)2數(shù)轉(zhuǎn)換為等值十進(jìn)制數(shù)的正確表示有哪些？(

)

答案:(5.375)10

；(5.375)D二進(jìn)制(01101)2整數(shù)轉(zhuǎn)換為等值十進(jìn)制數(shù)的正確表示有哪些？(

)

答案:(13)10

；(13)D二進(jìn)制(0.0111)2小數(shù)轉(zhuǎn)換為等值十進(jìn)制數(shù)的正確表示有哪些？(

)

答案:(0.4375)10

；(0.4375)D二極管與門電路輸入和輸出的高電平數(shù)值相等。（

）

答案:錯也可以用下圖（）來表示。

答案:也可以用下圖（）來表示。主流可編程邏輯器件PLD中，需外掛ROM，可用于設(shè)計邏輯復(fù)雜的系統(tǒng)的是。（

）

答案:FPGA主流可編程邏輯器件PLD中，無需外掛ROM，且Pin-pin時延固定,

適用于速度要求高系統(tǒng)的是。（

）

答案:CPLD主流可編程邏輯器件FPGA和CPLD中都有兩部分。（

）

答案:組合邏輯功能模塊

；D觸發(fā)器串行進(jìn)位加法器的優(yōu)點是電路簡單、連接方便，而且運算速度快。（

）

答案:錯中規(guī)模集成組合邏輯電路，其不使用的輸出端的接法是

(

)

。

答案:懸空兩個變量的異或運算和同或運算之間是反邏輯的關(guān)系。（

）

答案:對世界上第一塊集成電路芯片誕生于1947年。（

）

答案:錯與4位十六進(jìn)制數(shù)的最大值等值的十進(jìn)制數(shù)為65535（

）

答案:對與4位八進(jìn)制數(shù)的最大值等值的十進(jìn)制數(shù)是4038（

）

答案:錯與4位二進(jìn)制數(shù)的最大值等值的十進(jìn)制數(shù)是15（

）

答案:對不屬于組合邏輯電路的器件是（

）。

答案:計數(shù)器下列說法錯誤的是(

)

答案:多諧振蕩器有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)

；多諧振蕩器有兩個暫穩(wěn)態(tài)

；多諧振蕩器有一個暫穩(wěn)態(tài)下列說法錯誤的是

(

)

答案:555定時器在工作時清零端應(yīng)接低電平

；555定時器沒有清零端下列觸發(fā)器中，沒有約束條件的是。

（

）

答案:JK觸發(fā)器

；D觸發(fā)器

；T觸發(fā)器下列電路中，（

）不是時序邏輯電路。

答案:譯碼器下列對組合邏輯電路特點的敘述中，錯誤的是（

）

答案:電路中存在輸出端到輸入端的反饋通路；電路主要由各種門組合而成，還包含存儲信息的記憶元件上一問對應(yīng)的輸出電壓各為（）

答案:3.99V和-4V三態(tài)輸出緩沖器的用途是：(

)

答案:可以接成總線結(jié)構(gòu)；實現(xiàn)數(shù)據(jù)雙向傳輸三態(tài)輸出緩沖器的用途不包括有以下幾種：（

）

答案:雙向模擬開關(guān)；電平變換一般產(chǎn)品說明書中給出的ADC建立時間tset是從全0變?yōu)槿?時的建立時間。（

）

答案:對一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合以下錯誤的是（

）。

答案:4∶6

；1∶10

；2∶4一個SRAM有10位地址線、8位數(shù)據(jù)線，這它的存儲容量1MB。（

）

答案:錯一個16選1的數(shù)據(jù)選擇器，其數(shù)據(jù)輸入端有16個，輸出端有1個，選擇控制（地址）輸入端有（

）個。

答案:4T觸發(fā)器的特性方程是（

）。

答案:T觸發(fā)器的特性方程是（

）。TTL非門電路的輸入端懸空時，輸出為低電平。（

）

答案:對TTL反相器的輸入端懸空時相當(dāng)于接入低電平。（

）

答案:錯SR觸發(fā)器的約束條件是SR

=

1。

（

）

答案:錯QuartusⅡ和Vivado不是為FPGA／CPLD芯片設(shè)計的集成化專用開發(fā)工具。（

）

答案:錯OC和OD門在使用時其輸出端必須外接上拉電阻和電源。（

）

答案:對OC和OD門不可以實現(xiàn)的功能是：（

）

答案:總線結(jié)構(gòu)；數(shù)據(jù)雙向傳輸；雙向模擬開關(guān)Multisim具有較為詳細(xì)的電路分析功能，用于設(shè)計、測試和仿真各種電子電路。（

）

答案:對JK觸發(fā)器對輸入信號也有約束。（

）

答案:錯FPGA是基于SRAM和查找表LUT的結(jié)構(gòu)原理。（

）

答案:對EDA工具QuartusⅡ的設(shè)計的輸入包含等方式。（

）

答案:圖形

；文本EDA工具M(jìn)ultisim有詳細(xì)的電路分析功能，可以完成等。（

）

答案:電路的瞬態(tài)分析和穩(wěn)態(tài)分析

；器件的線性和非線性分析

；交直流靈敏度分析Di的表達(dá)式為（）

答案:Di的表達(dá)式為（）DAC轉(zhuǎn)換誤差的產(chǎn)生因素主要有。（

）

答案:基準(zhǔn)電壓不穩(wěn)定

；運放的零漂DAC轉(zhuǎn)換器的轉(zhuǎn)換誤差是實際輸出模擬電壓與理想輸出模擬電壓間的最大誤差。（

）

答案:對DAC的選用首先要考慮的是。（

）

答案:轉(zhuǎn)換率

；分辨率DAC的轉(zhuǎn)換精度用轉(zhuǎn)換速度和轉(zhuǎn)換誤差來描述。（

）

答案:錯DAC的分辨率用于表征D/A轉(zhuǎn)換器對輸入模擬量變化的敏感程度。（

）

答案:錯DAC典型應(yīng)用不單單是數(shù)模轉(zhuǎn)換器，還可以有可編程電源、數(shù)字控制增益電路、波形發(fā)生器和衰減器等。（

）

答案:對CPLD是基于E2PRAM和乘積項的結(jié)構(gòu)原理。（

）

答案:對CMOS門電路的輸入端懸空相當(dāng)于接高電平。（

）

答案:錯CMOS反相器輸出的高、低電平值與負(fù)載電流無關(guān)。（

）

答案:錯CMOS傳輸門的輸出端和輸入端是不能互換的。（

）

答案:錯CMOS傳輸門的用途是：(

)

答案:和CMOS反相器一起構(gòu)成計數(shù)器等；可以用來傳輸連續(xù)變化的模擬信號CMOS傳輸門屬于雙向器件，它的輸入端和輸出端可以互易使用。（

）

答案:對CMOS傳輸門僅僅用于傳輸連續(xù)變化的模擬信號。（

）

答案:錯Ci的表達(dá)式為（

）

答案:Ci的表達(dá)式為（

）ADC的分辨率用以說明A/D轉(zhuǎn)換器對輸出號的分辨能力。（

）

答案:錯A/D轉(zhuǎn)換的一般步驟包括取樣、保持、量化及編碼4個過程。（

）

答案:對A/D轉(zhuǎn)換器的直接轉(zhuǎn)換法有兩類。（

）

答案:并聯(lián)比較型

；反饋比較型A/D和D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)都是。（

）

答案:轉(zhuǎn)換速度

；轉(zhuǎn)換精度555定時器有清零端

(

)

答案:對555定時器可接成

(

)

答案:單穩(wěn)態(tài)觸發(fā)器

；多諧振蕩電路

；施密特觸發(fā)器555計時器可以連接成壓控多諧振蕩器

（

）

答案:對4位輸入的二進(jìn)制譯碼器，其輸出應(yīng)有（

）位。

答案:164位十六進(jìn)制數(shù)的最大數(shù)是FFFFH（

）

答案:對4位八進(jìn)制數(shù)的最大數(shù)是8888O（

）

答案:錯4位二進(jìn)制數(shù)的最大數(shù)是1111B（

）

答案:對3位二進(jìn)制編碼器是3位輸入、8位輸出。（

）

答案:錯1LSB產(chǎn)生的輸出電壓增量是（）

答案:7.8mV16位輸入的二進(jìn)制編碼器，其輸出端有(

)位。

答案:4

答案:∑m(1,2,4，8)

答案:∑m(0，15)

答案:

答案:高電平

答案:0111

答案:0011

答案:

答案:

答案:

答案:對

答案:低電平

答案:對

答案:A’B’C’D+A’B’CD’+A’BC’D’+A’BCD+AB’C’D’+AB’CD+ABC’D+ABCD’

；A’B’D+A’B’C+B’CD+A’CD+AB’C’D’

+ABC’D+ABCD’

答案:低電平

答案:低電平

答案:D0=D2=1，D1=D3=0；D0=D1=0，D2=D3=1；D0=

0，D1=

D2=D3=1

答案:

答案:A'B+C

答案:A+D’

答案