《TTL邏輯門電路》word版.doc

TTL邏輯門電路原文TTL邏輯門電路以雙極型半導(dǎo)體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱為雙極型邏輯集成電路，簡稱TTL邏輯門電路。計算機(jī)/外設(shè)下面首先討論基本的BJT反相器的開關(guān)速度不高的原因，再討論改進(jìn)的TTL反相器和TTL邏輯門電路。一、基本的BJT反相器的動態(tài)性能BJT開關(guān)速度受到限制的原因主要是由于BJT基區(qū)內(nèi)存儲電荷的影響，電荷的存進(jìn)和消散需要一定的時間?？紤]到負(fù)載電容CL的影響后基本反相器將成為如下圖所示的電路。圖中CL包含了門電路之間的接線電容以及門電路的輸進(jìn)電容。當(dāng)反相器輸出電壓vO由低向高過渡時，電路由VCC通過Rc對CL充電。當(dāng)vO由高向低過渡時，CL又將通過BJT放電。這樣，CL的充、放電過程均需經(jīng)歷一定的時間，這必然會增加輸出電壓vO波形的上升時間和下降時間。特別是CL充電回路的時間常數(shù)RcCL較大時，vO上升較慢，即增加了上升時間。基于器件內(nèi)部和負(fù)載電容的影響，導(dǎo)致基本BJT反相器的開關(guān)速度不高。尋求更為實用的TTL電路結(jié)構(gòu)，是下面所要討論的題目。二、TTL反相器的基本電路由前面的分析已知，帶電阻負(fù)載的BJT反相器，其動態(tài)性能不理想。在保持邏輯功能不變的條件下，可以另外增加若干元器以改善其動態(tài)性能，如減少由于BJT基區(qū)電荷存儲效應(yīng)和負(fù)載電容所引起的時延。這需改變反相器輸進(jìn)電路和輸出電路的結(jié)構(gòu)，以形成TTL反相器的基本電路。下圖就是一個TTL反相器的基本電路。該電路由三部分組成：由三極管T1組成電路的輸進(jìn)級；由T3、T4和二極管D組成輸出級；由T2組成的中間級作為輸出級的驅(qū)動電路，將T2的單端輸進(jìn)信號vI2轉(zhuǎn)換為互補(bǔ)的雙端輸出信號vI3和vI4，以驅(qū)動T3和T4。1.TTL反相器的工作原理這里主要分析TTL反相器的邏輯關(guān)系,并估算電路中有關(guān)各點的電壓，以得到簡單的定量概念。(1)當(dāng)輸進(jìn)為高電平，如vI=3.6V時，電源VCC通過Rbl和T1的集電結(jié)向T2、T3提供基極電流，使T2、T3飽和，輸出為低電平，如vO=0.2V。此時VB1=VBC1+VBE2+VBE3=(0.7+0.7+0.7)V=2.1V T1的發(fā)射結(jié)處于反向偏置，而集電結(jié)處于正向偏置。所以T1處于發(fā)射結(jié)和集電結(jié)顛倒使用的放大狀態(tài)。由于T2和T3飽和，輸出VC3=0.2V，同時可估算出VC2的值：VC2=VCE2+VB3=(0.2+0.7)V=0.9V此時，VB4=VC2=0.9V。作用于T4的發(fā)射結(jié)和二極管D的串聯(lián)支路的電壓為VC2-Vo=(0.9-0.2)V=0.7V，顯然，T4和D均截止，實現(xiàn)了反相器的邏輯關(guān)系：輸進(jìn)為高電平時，輸出為低電平。(2)當(dāng)輸進(jìn)為低電平且電壓為0.2V時，T1的發(fā)射結(jié)導(dǎo)通，其基極電壓即是輸進(jìn)低電壓加上發(fā)射結(jié)正向壓降，即：VB1=(0.2+0.7)V=0.9V此時VB1作用于T1的集電結(jié)和T2、T3的發(fā)射結(jié)上，所以T2、T3都截止，輸出為高電平。由于T2截止，VCC通過RC2向T4提供基極電流，致使T4和D導(dǎo)通，其電流流進(jìn)負(fù)載。輸出電壓為vO=Vcc-VBE4-VD=(5-0.7-0.7)V=3.6V同樣也實現(xiàn)了反相器的邏輯關(guān)系：輸進(jìn)為低電平時，輸出為高電平。2.采用輸進(jìn)級以進(jìn)步工作速度當(dāng)TTL反相器輸進(jìn)電壓由高(3.6V)變低(0.2V)的瞬間，VB1=(0.2+0.7)V=0.9V。但由于T2、T3原來是飽和的，它們的基區(qū)存儲電荷還來不及消散，在此瞬間，T2、T3的發(fā)射結(jié)仍處于正向偏置，T1的集電極電壓為Vc1=VBE2+VBE3=(0.7+0.7)V=1.4V。此時T1的集電結(jié)為反向偏置集電結(jié)電壓=VB1-VC1=(1-1.4)V=-0.4V，因輸進(jìn)為低電平(0.2V)時，T1的發(fā)射結(jié)為正向偏置,于是T1工作在放大區(qū)。這時產(chǎn)生基極電流iB1，其射極電流流進(jìn)低電平的輸進(jìn)端。集電極電流的方向是從T2的基極流向T1的集電極，它很快地從T2的基區(qū)抽走多余的存儲電荷，使T2迅速地脫離飽和而進(jìn)人截止?fàn)顟B(tài)。T2的迅速截止導(dǎo)致T4立即導(dǎo)通，相當(dāng)于T3的負(fù)載是個很小的電阻，使T3的集電極電流加大，多余的存儲電荷迅速從集電極消散而達(dá)到截止，從而加速了狀態(tài)轉(zhuǎn)換。3.采用推拉式輸出級以進(jìn)步開關(guān)速度和帶負(fù)載能力由T3、T4和二極管D組成推拉式輸出級。其中T4組成電壓跟隨器，而T3為共射極電路，作為T4的射極負(fù)載。這種輸出級的優(yōu)點是，既能進(jìn)步開關(guān)速度，又能進(jìn)步帶負(fù)載能力。根據(jù)所接負(fù)載的不同，輸出級的工作情況可回納如下：(1)輸出為低電平時，T3處于深度飽和狀態(tài)，反相器的輸出電阻就是T3的飽和電阻，這時可驅(qū)動較大的電流負(fù)載。而且由于T4截止，所以負(fù)載電流就是T3的集電極電流，也就是說T3的集電極電流可以全部用來驅(qū)動負(fù)載。(2)輸出為高電平時，T3截止，T4組成的電壓跟隨器的輸出電阻很小，所以輸出高電平穩(wěn)定，帶負(fù)載能力也較強(qiáng)。(3)輸出端接有負(fù)載電容CL時，當(dāng)輸出由低電平跳變到高電平的瞬間，T2和T3由飽和轉(zhuǎn)為截止，由于T3的基極電流是經(jīng)T2放大的電流，所以T2比T3更早脫離飽和，于是T2的集電極電壓vC2比T3的集電極電壓vC3上升更快。同時由于電容CL兩真?zhèn)€電壓不能突變，使c2和c3之間的電位差增加，因而使T4在此瞬間基極電流很大，T4集電極與發(fā)射極之間呈現(xiàn)低電阻，故電源VCC經(jīng)RC4和T4的飽和電阻對電容CL迅速充電，其時間常數(shù)很小，使輸出波形上升沿陡直。而當(dāng)輸出電壓由高變低后，輸出管T3深度飽和，也呈現(xiàn)很低的電阻，已充電的CL通過它很快放電，迅速達(dá)到低電平，因而使輸出電壓波形的上升沿和下降沿都很好。三、TTL反相器的傳輸特性現(xiàn)在來分析TTL反相器的傳輸特性。下圖為用折線近似的TTL反相器的傳輸特性曲線。由圖可見，傳輸特性由4條線段AB、BC、CD和DE所組成。AB段：此時輸進(jìn)電壓vI很低，T1的發(fā)射結(jié)為正向偏置。在穩(wěn)態(tài)情況下，T1飽和致使T2和T3截止，同時T4導(dǎo)通。輸出vo=3.6V為高電平。當(dāng)vI增加直至B點，T1的發(fā)射結(jié)仍維持正向偏置并處于飽和狀態(tài)。但vB2=vc1增大導(dǎo)致T2的發(fā)射結(jié)正向偏置。當(dāng)T1仍維持在飽和狀態(tài)時，vB2的值可表示為vB2=vI+VCES為求得B點所對應(yīng)的vI,可以考慮vB2恰好使T2的發(fā)射結(jié)正向偏置并開始導(dǎo)電。此時vB2應(yīng)即是T2、發(fā)射結(jié)的正向電壓VF0.6V。但iE20在忽略vRe2。的情況下，于是由上式得：BC段：當(dāng)vI的值大于B點的值時，由T1的集電極供給T2的基極電流，但T1仍保持為飽和狀態(tài)，這就需要使T1的發(fā)射結(jié)和集電結(jié)均為正向偏置。在BC段內(nèi)，T2對vI的增量作線性放大，其電壓增益可表示為電壓增量上通過T4的電壓跟隨作用而引至輸出端形成輸出電壓的增量，且在一定范圍內(nèi)，有，所以傳輸特性BC段的斜率為。必須留意到在BC段內(nèi)，Re2上所產(chǎn)生的電壓降還不足以使T3的發(fā)射結(jié)正向偏置，T3仍維持截止?fàn)顟B(tài)。當(dāng)Re2上的電壓vRe2達(dá)到一定的值，能使T3的發(fā)射結(jié)正偏，并有vBE3=VF=0.7V時，則有或式中VF=0.7V，表示T3已導(dǎo)通。由于,C點處的輸出電壓變?yōu)楦鶕?jù)線段BC的斜率為-1.6，對應(yīng)于C點的vI值可由下述關(guān)系求得：由此得CD段：當(dāng)vI的值繼續(xù)增加并超越C點，使T3飽和導(dǎo)通,輸出電壓迅速下降至v00.2V。D點處的vI(D)值,可以根據(jù)T2、T3兩發(fā)射結(jié)電壓VF0.7V來估算。因此有DE段：當(dāng)vI的值從D點再繼續(xù)增加時，T1將進(jìn)人顛倒放大狀態(tài),保持vO=0.2V。至此，得到了TTL反相器的ABCDE折線型傳輸特性。四、TTL與非門電路基本TTL反相器不難改變成為多輸進(jìn)真?zhèn)€與非門。它的主要特點是在電路的輸進(jìn)端采用了多發(fā)射極的BJT，如下圖所示。器件中的每一個發(fā)射極能各自獨立地形成正向偏置的發(fā)射結(jié)，并可促使BJT進(jìn)人放大或飽和區(qū)。兩個或多個發(fā)射極可以并聯(lián)地構(gòu)成一大面積的組合發(fā)射極。下圖是采用多發(fā)射極BJT用作3輸進(jìn)端TTL與非門的輸進(jìn)器件的一個實例。當(dāng)任一輸進(jìn)端為低電平時，T1的發(fā)射結(jié)將正向偏置而導(dǎo)通，T2將截止。結(jié)果將導(dǎo)致輸出為高電平。只有當(dāng)全部輸進(jìn)端為高電平時，T1將轉(zhuǎn)進(jìn)顛倒放大狀態(tài)，T2和T3均飽和，輸出為低電平。五、TTL與非門的技術(shù)參數(shù)1.傳輸特性各種類型的TTL門電路，其傳輸特性大同小異，正如前面已經(jīng)討論過的，這里不再討論。2.輸進(jìn)和輸出的高、低電壓3.噪聲容限噪聲容限表示門電路的抗干擾能力。二值數(shù)字邏輯電路的優(yōu)點在于它的輸進(jìn)信號答應(yīng)一定的容差。高電平噪聲容限：VNH=VOH-VIH=2.4V-2V=0.4V低電平噪聲容限：VNL=VIL-VOL=0.8V-0.4V=0.4V 4.扇進(jìn)與扇出數(shù)扇出數(shù)-門電路所能帶負(fù)載個數(shù)，與非門輸出端最多能接幾個同類的與非門。扇出數(shù)No取決于負(fù)載類型灌電流負(fù)載：負(fù)載電流從外電路流什么是OCR進(jìn)與非門拉電流負(fù)載：負(fù)載電流從與非門流向外電路灌電流工作情況下圖表示TTL與非門的灌電流負(fù)載的情況。圖中左邊為驅(qū)動門,右邊為負(fù)載門，當(dāng)驅(qū)動門的輸出端為邏輯0(低電壓VOL)時，負(fù)載門由電源VCC通過Rb1、T1的發(fā)射結(jié)和輸進(jìn)端有電流IIL灌人驅(qū)動門T3的集電極，這就是灌電流負(fù)載的由來。不難理解，當(dāng)負(fù)載門的個數(shù)增加時，總的灌電流IIL將增加，同時也將引起輸出低電壓VOL的升高。前已述及TTL門電路的標(biāo)準(zhǔn)輸出低電壓VOL=0.4V，這就限制了負(fù)載門的個數(shù)。在輸出為低電平的情況下，所能驅(qū)動的同類門的個數(shù)由下式?jīng)Q定：拉電流工作情況當(dāng)驅(qū)動門的輸出為高電平時，將有電流IIH。從驅(qū)動門拉出而流至負(fù)載門。當(dāng)負(fù)載門的個數(shù)增多時，必將引起輸出高電壓的降低，但不得低于標(biāo)準(zhǔn)高電壓的低限值VIH=2V。這樣，輸出為高電平時的扇出數(shù)可表示如下：通?；镜腡TL門電路，其扇出數(shù)約為10，而性能更好的門電路的扇出數(shù)最高可達(dá)3050。一般TTL器件的數(shù)據(jù)手冊中，并不給出出數(shù)，而須用計算或用實驗的方法求得，并留意在設(shè)計時留有余地，以保證數(shù)字電路或系統(tǒng)能正常地運(yùn)行通常，輸出低電平電流IOL大于輸出高電平電流IOH，NOL不即是NOH，因而在實際工程設(shè)計中，常取二者中的最小值。例：試計算基本的TTL與非門7410攜同類門時的扇出數(shù)。解：(1)從TTL數(shù)據(jù)手冊可查到7410的參數(shù)如下：IOL=16mA，IIL=-1.6mA IOH=16mA，IIH=-1.6mA數(shù)據(jù)前的負(fù)號表示電流的流向，對于灌電流取負(fù)號，計算時只取盡對值。(2)根據(jù)式(2.4.14)可計算低電平輸出時的扇出數(shù)(3)根據(jù)式(2.4.I5)可計算高電平輸出時的扇出數(shù)可見這時NOL=NOH。如前所述，若NOL=NOH。則取較小的作為電路的扇出數(shù)。扇進(jìn)數(shù)NI取決于TTL門電路的輸進(jìn)端個數(shù)。5.傳輸延遲時間這是一個表征門電路開關(guān)速度的參數(shù)，意味著門電路在輸進(jìn)脈沖波形的作用下，其輸出波形相對于輸進(jìn)波形延遲了多長時間。假設(shè)在門電路的輸進(jìn)端加進(jìn)一脈沖波形、其幅度為0VCC(單位為V)。相應(yīng)的的輸出波形如下圖所示。通常門電路輸出由低電平轉(zhuǎn)換高電平或者由高電平轉(zhuǎn)換到低電平所經(jīng)歷的時間分別用tPLH和tPHL表示，有時也采用均勻傳輸延遲時間這一參數(shù)，即tPd=(tPLH+tPHL)/2。6.功耗功耗是門電路重要參數(shù)之一。功耗有靜態(tài)和動態(tài)之分。所謂靜態(tài)功耗指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即與非門空載時電源總電流ICC與電源電壓VCC的乘積。當(dāng)輸出為低電平時的功耗稱為空載導(dǎo)通功耗PON；當(dāng)輸出為高電平時的功耗稱為截止功耗POFF；PON總比POFF大。至于動態(tài)功耗，只發(fā)生在狀態(tài)轉(zhuǎn)換的瞬間，或者電路中有電容性負(fù)載時，例如TTL門電路約有5PF的輸進(jìn)電容，由于電容的充、放電過程，將增加電路的損耗。對于TTL門電路來說，靜態(tài)功耗是主要的。7.延時一功耗積理想的數(shù)字電路或系統(tǒng)，要求它既具有高速度，同時功耗又低。在工程實踐中，要實現(xiàn)這種理想情況是較難的。高速數(shù)字電路往往需要付出較大的功耗為代價。一種綜合性的指標(biāo)叫做延時一功耗積，用符號DP表示，單位為焦耳，即DP=tPdPD。式中tpd=(tPLH+tHL)/2，PD為門電路的功耗，一個邏輯門器件的DP的值愈小，表明它的特性愈接于理想情況。8.TTL集成門電路的封裝(a)(b)圖(a)為14腳TTL集成門電路的封裝圖，圖(b)為其內(nèi)部結(jié)構(gòu)圖。六、TTL或非門、集電極開路門和三態(tài)門電路1.TTL或非門下圖為TTL或非門的邏輯電路及其代表符號。由圖可見，或非邏輯功能是對TTL與非門的結(jié)構(gòu)改進(jìn)而來，即用兩個三極管T2A和T2B代替T2。若兩輸進(jìn)端為低電平，則T2A和T2B均將截止，iB3=0，輸出為高電平。若A、B兩輸進(jìn)端中有一個為高電平，則T2A或T2B將飽和，導(dǎo)致iB30，iB3便使T3飽和，輸出為低電平。這就實現(xiàn)了或非功能。即。2.集電極開路門在工程實踐中將兩個門的輸出端并聯(lián)以實現(xiàn)與邏輯的功能稱為線與?？疾煜聢D所示的情況。當(dāng)將圖中所示的兩個邏輯門的輸出連接在一起，并且當(dāng)?shù)谝粋€門的輸出為高電平(第一個門的T4導(dǎo)通)，第二個門的輸出為低電平(第二個門的T3導(dǎo)通)時，正如圖中紅線所示將出現(xiàn)一個大電流通道，很可能導(dǎo)致晶體管的損壞。為了避免線與時的產(chǎn)生大電流，可以采用集電極開路門(簡稱OC門)來解決。所謂集電極開路是指從TTL與非門電路的推挽式輸出級中刪往電壓跟隨器，如下圖所示：對于一個兩輸進(jìn)真?zhèn)€OC門，其在電路中的符號可用下圖來表示：為了實現(xiàn)線與的邏輯功能，可將多個門電路輸出管T3的集電極至電源VCC之間，加一公共的上拉電阻RP，如下圖所示。為了簡明起見，圖中以兩個OC門并聯(lián)為例，其中圖標(biāo)表示集電極開路之意。上拉電阻Rp的值可以這樣來計算，主要考慮OC門必須驅(qū)動一定的拉電流或灌電流負(fù)載。有關(guān)這兩類負(fù)載的概念前已討論，這里仍然適用，所不同的是驅(qū)動門是由多個TTL門的輸出端直接并聯(lián)而成。當(dāng)OC門中的一個TTL門的輸出為低電平，其他為高電平時，灌電流將由一個輸出BJT(如T1或T2)承擔(dān)，這是一種極限情況，此時上拉電阻RP具有限制電流的作用。為保證IOL不超過額定值IOL(max)，必須公道選用RP的值。例如VCC=5V，RP=1k，則IOL=5mA。另一方面，由于門電路的輸出、輸進(jìn)電容和接線電容的存在，RP的大小必將影響OC門的開關(guān)速度。RP的值愈大，負(fù)載電容的充電時間常數(shù)亦愈大，因而開關(guān)速度愈慢。RP的最小值RP(min)可按下式來確定：RP的最大值RP(max)可按下式來確定：實際上，RP的值選在RP(min)和RP(max)之間，并且選用靠近RP(min)的標(biāo)準(zhǔn)值。例：設(shè)TTL與非門74LS01(OC)驅(qū)動8個74LS04(反相器)，試確定一合適大小的上拉電阻RP，設(shè)VCC=5V。由以上計算可知Rp的值可在985至18.75k之間選擇。為使電路有較快的開關(guān)速度，可選用一標(biāo)準(zhǔn)值為1k的電阻器為宜。集電極開路門除了可以實現(xiàn)多門的線與邏輯關(guān)系外，還可用于直接驅(qū)動較大電流的負(fù)載。3.三態(tài)與非門(TSL)利用OC門固然可以實現(xiàn)線與的功能，但外接電阻Rp的選擇要受到一定的限制而不能取得太小，因此影響了工作速度。同時它省往了有源負(fù)載，使得帶負(fù)載能力下降。為保持推拉式輸出級的優(yōu)點，還能作線與聯(lián)接，人們又開發(fā)了一種三態(tài)與非門，它的輸出除了具有一般與非門的兩種狀態(tài)，即輸出電阻較小的高、低電平狀態(tài)外，還具有高輸出電阻的第三狀態(tài)，稱為高阻態(tài)，又稱為禁止態(tài)。一個簡單的TSL門的電路如上圖所示。其中CS為片選信號輸進(jìn)端，A、B為數(shù)據(jù)輸進(jìn)端。當(dāng)CS=1時，TSL門電路中的T5處于顛倒放大狀態(tài)，T6飽和，T7截止，即其集電極相當(dāng)于開路。此時輸出狀態(tài)將完全取決于數(shù)據(jù)輸進(jìn)端A、B的狀態(tài)，電路輸出與輸進(jìn)的邏輯關(guān)系與一般與非門相同。這種狀態(tài)稱為TSL的工作狀態(tài)。當(dāng)CS=0時T7導(dǎo)通，使T4的基極鉗制于低電平。同時由于低電平的信號送到T1的輸進(jìn)端，迫使T2和T3截止。這樣T3和T4均截止，門的輸出端L出現(xiàn)開路，既不是低電平，又不是高電平，這就是第三工作狀態(tài)。這樣，當(dāng)CS為高電平時，TSL門的輸出信號送到總線，而當(dāng)CS為低電平時，門的輸出與數(shù)據(jù)總線斷開，此時數(shù)據(jù)總線的狀態(tài)由其他門電路的輸出所決定。七、改進(jìn)型TTL門電路-抗飽和TTL電路抗飽和TTL電路是目前傳輸速度較高的一類TTL電路。這種電路由于采用肖特基勢壘二極管SBD鉗位方法來達(dá)到抗飽和的效果，一般稱為SBDTTL電路(簡稱STTL電路)，其傳輸速度遠(yuǎn)比基本TTL電路為高。肖特基勢壘二極管的工作特點如下：(1)它和PN結(jié)一樣，同樣具有單向?qū)щ娦裕@種鋁-硅勢壘二極管導(dǎo)通電流的方向是從鋁到硅。(2)AL-SiSBD的導(dǎo)通閾值電壓較低，約為0.40.5V，比普通硅PN結(jié)約低0.2V。(3)勢壘二極管的導(dǎo)電機(jī)構(gòu)是多數(shù)載流子，因而電荷存儲效應(yīng)很小。根據(jù)前面的學(xué)習(xí)，我們已經(jīng)知道，BJT工作在飽和時，發(fā)射結(jié)和集電結(jié)都處在正向偏置，集電結(jié)正向偏置電壓越大，則表明飽和程度越深。為了限制BJT的飽和深度，在BJT的基極和集電極并聯(lián)上一個導(dǎo)通閾值電壓較低的肖特基二極管，如下圖所示。當(dāng)沒有SBD時，隨著基級電壓的升高，電流沿著藍(lán)線方向活動。由于SBD的作用，當(dāng)基級電壓大于0.4V時，SBD首先電導(dǎo)通，電流沿著紅線方向活動(如下圖所示)，從而使T的基極電流不會過大(而且使T的集電結(jié)正向偏壓將被鉗制在0.4V左釉訂，因此SBD起到抵抗過飽和的作用，因而又將這種電路稱為抗飽和電路，使電路的開關(guān)時間大為縮短。下圖為肖特基TTL(STTL)與非門的典型電路。與基本TTL與非門電路相比，作了若干改進(jìn)。在基本的TTL電路中，T1、T2和T3工作在深度飽和區(qū)，管內(nèi)電荷存儲效應(yīng)對電路的開關(guān)速度影響很大?，F(xiàn)在除T4外，其余的BJT均采用SBD鉗位，以達(dá)到明顯的抗飽和效果。其次，基本電路中的所有電阻值這里幾乎都減半。這兩項改進(jìn)導(dǎo)致門電路的開關(guān)時間大為縮短。由于電阻值的減小也必然會引起門電路功耗的增加。STTL門電路還有以下三點對基本TTL電路的性能作了改進(jìn)：(1)二極管D被由T4和T5