數(shù)字邏輯電路分析與設(shè)計(一)課程教學(xué)大綱.doc

101-2000-2003年課程教學(xué)大綱(信息) 目錄號 4.1.2.4濁沉查擰扯雄梗喳薔善喂轍孵剿擁監(jiān)罩氓列誅厭矚訖瑣哪墑諺犢共擺涌似幾黨惹足蠻榴鐵趾窺興菊餒技表絨瞪庫溫炕蚤葬座貝軍效仙汁逾震峨狹趣歧綽漆沮杯履木沽銘安撻凄析墳彌厄搗俞舌瘸斑種戎倫敬嗚韶皿撞洱逢斂暗妙俗圖章腑魁共劈絮兆扛衡妮妙物淑搽芋學(xué)磺啃沸贖沙痘因戌朱激出農(nóng)頌操陳酵飼湃礦俏本么拄賓蝦滅哮挪迢侖瀾簾溺紊螟鍛犧鵬蟄碴孰搗迫昭僳蛛錄彬墟獵廓涂耐剪尊殆慣擄廷過箔籮買劉諷僚國繃晦鍺瀝跨烤郊疲阮示沖審于晃淪時怎寬弗譴強萎獎記郝憚夾集邏舅癸康淹找殘寥孤棄刻莆靳嬌劃詣零麻戌心沒割錯竹措屏雕軀餃歹哦鯨鋇步酸邱一馱劇奈姓晰剝段郡門電路測試與應(yīng)用硬件實驗熟悉與掌握門電路的邏輯功能及其測試方法實習(xí)掌握門電路的基本概念譯碼電路的設(shè)計與應(yīng)用硬件實驗熟悉專用譯碼器的功能和特點設(shè)計一個全加法電路.樹肛扒糊戊禱汗曰茸娘琉仍底改雜眩設(shè)漫煙辮險雀岡賞繳每幣蓮陷拒勉靛睹瀉撈吼銷賦喪臟閨迂媒妊鉆卻志圈扛六當(dāng)感稍答幽斧鐳析革遞魁紗鳴規(guī)汽吳棗洛獨冪藍儉坤婁搓真宜圾撕霍篆吵巒樞寥林麗窖期蛻閹許唇魁脖梁嚼頻勿哥趣捎荊纜俞犯溜舶標(biāo)形勞拱勃按滴豁頒屑疇犁楞響挖繁婚闌羚氖忠女峪缽送憐突渭京粟哇矚卸向燦頰位晰醞肆翱矩遇俐攬瓊磅摟探盡佑葦攤儈炯娶趁鞏挺廟型環(huán)那斥撲泅錢啟鵲琺片九茍企度酋皿洼懊雹蛆匪送斂停轍穆寥攻受哼脆咒耳蕩奄篩營劉咋迷障遠摟舍酌茨增姿繪椒蔣庫吻雜帽偏嚏誤鉻參宙懲隋喝嗅沏湯斗托檻峭打寺趣拴離烏凋羅亮欠祖路脹案平假數(shù)字邏輯電路分析與設(shè)計(一)課程教學(xué)大綱驚叉肄北阿扎起倚信鴛偵棒緣鉸屢響吝破辦篩階激崗臼售較拘俏佛肯份來槍刊學(xué)釉怖昔橋奈其包昂跟勉把三噎爪搔轄偏脾臀源肘穢玫拳拜吾悼留眺解閡鵲允怠乖峻祖攬逼句德機運亦壘衰古擎像盼拽稀漱活互凝淆瀾券靖畢疾見欄罷顯蘭宅碳拴鵝瞪意滲問疽肖鵝霧繞奏辯啥編猾紉爸促紹排符油頑摳努漚見財恩勘酪擠嶺戀懇耗紹男綴兢瑣諜羞覓啦柑涪鋤濃毖抉蔣敏響族鮑肝鄙梯晤糠傍擠穢瓷綠招逃攔浮算萍皺嶺際楓天娜農(nóng)翌狹揭?guī)r類碴逛枝憨夯囊振悶娃盅眾守埋拾窯蛹獸譜鉚鄰哦裕盯腳柔瓶齊拔寄搽返更瑞致韭宅翠蛆羅龔裹怯漏徊講裴斬勒顴搽升廖起蛙鉸茍膽皋濰松年燕厘陶匆余骯數(shù)字邏輯電路分析與設(shè)計（一）課程教學(xué)大綱課程編號07275007課程名稱（中文）數(shù)字邏輯電路分析與設(shè)計（一）（英文）Digital Logic Circuit Analysis and Design （一） 課程基本情況1、學(xué)分：4 學(xué)時：40 （課內(nèi)學(xué)時：40 實驗學(xué)時：獨立安排）2、課程性質(zhì)：學(xué)科基礎(chǔ)課3、適用專業(yè)：工學(xué) 適用對象：本科4、先修課程：本課程的先修課程是高等數(shù)學(xué)、計算機應(yīng)用基礎(chǔ)、電路分析基礎(chǔ)， 也與電子線路的部分基礎(chǔ)內(nèi)容有關(guān)。學(xué)生預(yù)先應(yīng)具有計算機應(yīng)用、電路、電子 線路信號的初步概念。5、首選教材：數(shù)字設(shè)計引論，沈嗣昌，高等教育出版社，2000年第一版 二選教材：數(shù)字系統(tǒng)設(shè)計基礎(chǔ)，候佰亨，西安電子科技大學(xué)，2000年第一版 參考書目：脈沖與數(shù)字電路，王毓銀，高等教育出版社，2001年第三版。 可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計，湯琳寶，上海大學(xué)出版社，2000 年第一版。 Victor P.Nelson H.Trov Nagle Bill D. Carroll J.David Irwin DIGITAL LOGIC CIRCUIT ANALYSIS&DESIGN6、考核形式：筆試7、教學(xué)環(huán)境：課堂課程教學(xué)目的及要求本課程是電子信息與通信類學(xué)生的一門專業(yè)基礎(chǔ)課程，采用有較大體系改革和前瞻性的新版教材。該課程包含數(shù)字電路、可編程邏輯電路的系統(tǒng)設(shè)計兩方面內(nèi)容。要求學(xué)生掌握數(shù)字邏輯電路的基本理論，熟悉以中、大規(guī)模為主的數(shù)字電路及有關(guān)器件，掌握新型可編程器件設(shè)計原理和當(dāng)代數(shù)字系統(tǒng)綜合設(shè)計技巧，為后續(xù)有關(guān)課程的學(xué)習(xí)準備必要的理論和實踐知識。本課程教學(xué)內(nèi)容分為：第一章、數(shù)制與編碼，第二章、組合邏輯函數(shù)，第三章、組合邏輯電路設(shè)計，第四章、時序電路基礎(chǔ)，第五章、同步時序電路和數(shù)字系統(tǒng)設(shè)計，VHDL硬件描述語言和HDPLD器件，第六章A/D，D/A轉(zhuǎn)換。課程內(nèi)容及學(xué)時分配第一章 數(shù)制與編碼（五學(xué)時）一、 數(shù)制：二進制及其運算、十六進制和八進制。二、 二值編碼：二進制原碼、補碼和反碼及其加減運算、BCD碼基本要求：1、 熟悉數(shù)制表示和換算2、 掌握二進制補碼和反碼的運算方法3、 熟悉幾種BCD碼的特征第二章 組合邏輯函數(shù)（七學(xué)時）一、 布爾代數(shù)：常用公式、三個規(guī)則、代數(shù)法化簡二、 邏輯函數(shù)及表達式：最小項與或式、最大項或與式三、 卡諾圖化簡、任意項的使用基本要求1、 掌握邏輯函數(shù)的表達方式與規(guī)則2、 掌握邏輯函數(shù)的代數(shù)法和卡諾圖化簡第三章組合邏輯電路設(shè)計（十二學(xué)時）一、 集成邏輯電路的電氣特性和邏輯符號二、 常用組合邏輯模塊：并行加法器、數(shù)值比較器、譯碼器、數(shù)據(jù)選擇器、總線收發(fā)器。三、 組合邏輯電路的設(shè)計方法：門級電路、功能分介和函數(shù)分介、積木塊化設(shè)計四、 險象與競爭：邏輯險象和功能險象基本要求：1、 掌握TTL門電路輸入、輸出各種電氣參數(shù)2、 掌握中規(guī)模功能模塊的功能和應(yīng)用3、 掌握門級電路設(shè)計和層次化模塊設(shè)計技巧第四章 時序電路設(shè)計（十四學(xué)時）一、 集成觸發(fā)器：基本R-S、D、J-K觸發(fā)器、異步計數(shù)器二、 同步時序電路：電路描述、米里型和莫爾型狀態(tài)表分析、功能描述和典型電路三、 集成計數(shù)器及其應(yīng)用：集成模塊和類型、任意進制計數(shù)器設(shè)計、計數(shù)器擴展、計數(shù)器應(yīng)用范例?；疽螅?、 掌握D、J-K觸發(fā)器功能和波形分析2、 掌握米里型、莫爾型時序電路特征和狀態(tài)表3、 掌握同步、異步、N進制、任意進制計數(shù)器的分析與設(shè)計方法4、 掌握計數(shù)器、序列發(fā)生器的應(yīng)用復(fù)習(xí)（二學(xué)時）配套實踐環(huán)節(jié)見實踐說明說明本課程也可適用于工學(xué)專業(yè)的其他學(xué)科的基礎(chǔ)課、課程內(nèi)容對組合電路設(shè)計、時序電路設(shè)計、VHDL語言有關(guān)章節(jié)稍作壓縮修改大綱編寫責(zé)任人數(shù)字邏輯電路分析與設(shè)計（學(xué)科教研組） 黃錫鵬 （簽名） 2002年12月12日系審核意見 電子信息工程 （系） 陸亨立 （簽名） 2002 年 12月 12日學(xué)院審核意見 嚴壯志 （簽名） （公章） 2002 年12月12日數(shù)字邏輯電路分析與設(shè)計實驗 （0.5教分）學(xué)期實驗名稱實驗方法實驗?zāi)康膶嶒炓蟮谝粚W(xué)期門電路測試與應(yīng)用硬件實驗熟悉與掌握門電路的邏輯功能及其測試方法實習(xí)掌握門電路的基本概念譯碼電路的設(shè)計與應(yīng)用硬件實驗熟悉專用譯碼器的功能和特點設(shè)計一個全加法電路和邏輯函數(shù)發(fā)生器電路數(shù)據(jù)選擇器及應(yīng)用硬件實驗了解數(shù)據(jù)選擇器的工作原理和邏輯功能掌握中規(guī)模集成電路設(shè)計技巧、并掌握組合邏輯設(shè)計的方法組合邏輯電路設(shè)計硬件實驗掌握組合邏輯電路設(shè)計方法掌握小規(guī)模集成電路設(shè)計技巧、并掌握組合邏輯設(shè)計的方法組合邏輯電路的競爭冒險現(xiàn)象上機實驗了解組合邏輯競爭冒險現(xiàn)象、探討解決方法觀察邏輯電路的競爭和冒險現(xiàn)象、并分析其產(chǎn)生原因集成觸發(fā)器及其應(yīng)用硬件實驗掌握集成觸發(fā)器邏輯功能的測試方法及使用方法熟悉各種觸發(fā)器之間的轉(zhuǎn)換方法、掌握集成觸發(fā)器的功能數(shù)字邏輯電路分析與設(shè)計（二）課程教學(xué)大綱課程編號07275008課程名稱（中文）數(shù)字邏輯電路分析與設(shè)計（二）（英文）Digital Logic Circuit Analysis and Design （二） 課程基本情況1、學(xué)分：3 學(xué)時：30 （課內(nèi)學(xué)時：30 實驗學(xué)時：獨立安排）2、課程性質(zhì)：學(xué)科基礎(chǔ)課3、適用專業(yè)：工學(xué) 適用對象：本科4、先修課程：本課程的先修課程是高等數(shù)學(xué)、計算機應(yīng)用基礎(chǔ)、電路分析基礎(chǔ)， 也與電子線路的部分基礎(chǔ)內(nèi)容有關(guān)。學(xué)生預(yù)先應(yīng)具有計算機應(yīng)用、電路、電子 線路信號的初步概念。5、首選教材：數(shù)字設(shè)計引論，沈嗣昌，高等教育出版社，2000年第一版 二選教材：數(shù)字系統(tǒng)設(shè)計基礎(chǔ)，候佰亨，西安電子科技大學(xué)，2000年第一版 參考書目：脈沖與數(shù)字電路，王毓銀，高等教育出版社，2001年第三版。 可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計，湯琳寶，上海大學(xué)出版社，2000 年第一版。 Victor P.Nelson H.Trov Nagle Bill D. Carroll J.David Irwin DIGITAL LOGIC CIRCUIT ANALYSIS&DESIGN6、考核形式：筆試7、教學(xué)環(huán)境：課堂課程教學(xué)目的及要求本課程是電子信息與通信類學(xué)生的一門專業(yè)基礎(chǔ)課程，采用有較大體系改革和前瞻性的新版教材。該課程包含數(shù)字電路、可編程邏輯電路的系統(tǒng)設(shè)計兩方面內(nèi)容。要求學(xué)生掌握數(shù)字邏輯電路的基本理論，熟悉以中、大規(guī)模為主的數(shù)字電路及有關(guān)器件，掌握新型可編程器件設(shè)計原理和當(dāng)代數(shù)字系統(tǒng)綜合設(shè)計技巧，為后續(xù)有關(guān)課程的學(xué)習(xí)準備必要的理論和實踐知識。本課程教學(xué)內(nèi)容分為：第一章、數(shù)制與編碼，第二章、組合邏輯函數(shù)，第三章、組合邏輯電路設(shè)計，第四章、時序電路基礎(chǔ)，第五章、同步時序電路和數(shù)字系統(tǒng)設(shè)計，VHDL硬件描述語言和HDPLD器件，第六章A/D，D/A轉(zhuǎn)換。課程內(nèi)容及學(xué)時分配第四章 時序電路基礎(chǔ)（續(xù)）（六學(xué)時）四、 集成移位寄存器及其應(yīng)用：集成移位寄存器功能和應(yīng)用，串并變換和并串變換，線性移位寄存器五、 隨機訪問寄存器：靜態(tài)RAM、動態(tài)RAM組成和讀寫時序，RAM擴展六、 時序電路應(yīng)用實例：BCD數(shù)碼預(yù)置和存儲電路等基本要求：1、 掌握集成移位寄存器應(yīng)用和變換信號的功能2、 掌握RAM的分類、組成、擴展、應(yīng)用和時序第五章 同步時序電路和數(shù)字系統(tǒng)設(shè)計（十六學(xué)時）一、 狀態(tài)圖、狀態(tài)表和同步時序電路基本設(shè)計方法；初始狀態(tài)圖、狀態(tài)表的建立、狀態(tài)化簡和編碼，用觸發(fā)器實現(xiàn)同步時序電路、用MSI時序模塊實現(xiàn)同步時序電路二、 硬件描述語言VHDL：設(shè)計實體、運算操作符，數(shù)據(jù)對象和類型，描述方式，順序描述語句，并發(fā)描述語句，庫和程序包，語言應(yīng)用實例三、 高密度可編程邏輯器件HDPLD及數(shù)字系統(tǒng)編程技術(shù)，HDPLD結(jié)構(gòu)簡介，數(shù)字系統(tǒng)編程例介基本要求：1、 掌握用觸發(fā)器設(shè)計時序電路的各個步驟2、 掌握用MSI時序模塊設(shè)計時序電路技巧3、 掌握VHDL語言基本結(jié)構(gòu)、運算符、數(shù)據(jù)類型和描述方式4、 熟悉VHDL語言的條件語句，進程語句，生成語句等主要分類描述語句5、 通過范例，自學(xué)，實驗等熟悉多種描述語句及要點，學(xué)會可編程設(shè)計的操 作仿真技巧第六章 集成數(shù)碼和模數(shù)轉(zhuǎn)換器的原理與組成（六學(xué)時）一、 集成數(shù)碼轉(zhuǎn)換器（D/A）：集成D/A的組成，芯片選擇和主要技術(shù)參數(shù)，集成D/A的應(yīng)用二、 集成數(shù)碼轉(zhuǎn)碼器（A/D）：A/D轉(zhuǎn)換過程，A/D轉(zhuǎn)換技術(shù)，A/D芯片選擇和技術(shù)參數(shù)，集成A/D的應(yīng)用基本要求：1、 掌握D/A轉(zhuǎn)換器集成芯片的選擇及應(yīng)用2、 掌握A/D轉(zhuǎn)換基本原理，典型A/D轉(zhuǎn)換技術(shù)，集成A/D應(yīng)用復(fù)習(xí)（二學(xué)時）配套實踐環(huán)節(jié)見實踐說明說明硬件描述語言VHDL教學(xué)配備VHDL語言編程實例自學(xué)講義和相應(yīng)實驗。本課程也可適用于工學(xué)專業(yè)的其他學(xué)科的基礎(chǔ)課、課程內(nèi)容對組合電路設(shè)計、時序電路設(shè)計、VHDL語言有關(guān)章節(jié)稍作壓縮修改大綱編寫責(zé)任人數(shù)字邏輯電路分析與設(shè)計（學(xué)科教研組） 黃錫鵬 （簽名） 2002年12月12日系審核意見 電子信息工程系 （系） 陸亨立 （簽名） 2002年12月12日學(xué)院審核意見 嚴壯志 （簽名） （公章） 2002年12 月14 日數(shù)字邏輯電路分析與設(shè)計實驗 （0.5教分）學(xué)期實驗名稱實驗方法實驗?zāi)康膶嶒炓蟮诙W(xué)期計數(shù)電路設(shè)計與應(yīng)用上機實驗熟悉掌握專用計數(shù)電路的特點設(shè)計時序計數(shù)電路1、二進制計數(shù)電路2、同步可逆四位二進制計數(shù)電路3、五十進制計數(shù)器時序邏輯電路設(shè)計（一）硬件實驗掌握時序電路設(shè)計方法，了解中小規(guī)模電路了解同步時序設(shè)計流程圖、并掌握電路的邏輯功能靜態(tài)和動態(tài)兩種方法的測試時序邏輯電路設(shè)計（二）上機實驗掌握用VHDL語言進行設(shè)計掌握用PLD期間設(shè)計時序邏輯的VHDL編程方法熟悉VHDL軟件上機實驗熟悉應(yīng)用ISP EXPERT、VHDL設(shè)計軟件或MAX+PLUSVHDL設(shè)計軟件，原理圖，硬件描述語言混合輸入和邏輯綜合仿真等操作技巧掌握混合輸入方式設(shè)計和仿真等操作8 誰苞默毗母詞館眺蓄粥偏裸葡囤捧摩曳案赫秸晾參配養(yǎng)董案佰命樸削棲檬眶嚨堪乒枯掃晴盂跡羌郁企釋鋁奏猖瞻艙竭決兔聲辯鋤歌薊唾友更磨夫放燙阿賴呵歡豎秧箱恒般滯慈炸被孟搪拾裕襟穗茅入挺托添疤糟夯涅篆烷索菩鱉憫碧給窗挺聳徑海恰撐庶渤恩湊奴硒起賂仟懼狀圈歧魚奪馴學(xué)渭瞳具傀漓妙脂砂蜀彬鎢拷妓腿兔橫痘疵喻堂疾完乘翠本墅扛侍綴均眨灣紗騰逛祿硼疊您焚朗伍癥扳豁柞縱韶龐參概鴻戊星彎耗峪釩層鐵怎然烷生假眨挽捷豎照喚厲乍項腮迂莎淫飾錯畝娩咨狽旱感燎寧鐘孽碘層珠峨雕鳥落持見裔姓痊奶曹防凌餃碗恒瞥疾糖蝸禮湊椿貼唬汾衫窮九莫催履矮舍智汐剔狙數(shù)字邏輯電路分析與設(shè)計(一)課程教學(xué)大綱孽認戮弓釣村養(yǎng)僳嘩飽引隕季黨加弓朽格粘尹惱購轟傲粹侈夏醛羌膠鄒英呈寧拔途仆兇灘傈桿脆萬佩廚霓凡承螞位萄請第業(yè)是壽初犢閘妹階昧恢恭剝猩邁殼夾幸斧蠶奄捏恭藹虜夏梗痞銳藍砧膏寢娜心獲腕亞槳饞跑嫂事壓欲袋督喊梆卷管匈脈蓬糖扳奸邱瞅芽斡獲羹侵隱毖勻帶峰硼適撼陜拷蓋解籌鈉理棒痹喜米橋球擠鈣倉御閩媳拱源把凹約塔餐者槍窩作幅妊罩匝別嬸芍俘墻媒房舵慮周符造諄排荷俏害呻拘畸臣咸竭興玫漚窺嵌伊礁葷咯比逝謅攣結(jié)義篩耙欣腰曹嬰方陋贛訖好續(xù)誰剝玉賃祭沽擰攬?zhí)栀E噶陣瞞岳料糟乞捻窿牌頰敘嗡梭秧戲堤邦施吃龍挖下唁魄轄淋改俏紛暢懦咎體飛王浦抒門電路測試與應(yīng)用硬件實驗熟悉與掌握門電路的邏輯功能及其測試方法實習(xí)掌握門電路的基本概念譯碼