數(shù)字電子技術(shù)組合邏輯電路編碼器.ppt

第4章 組合邏輯電路,4.3 常用中規(guī)模組合邏輯器件及應(yīng)用,4.3.1 編碼器,比較常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。下面分別進(jìn)行介紹。,4. 3 常用的組合邏輯電路,4. 3. 1 編碼器（Encoder）,編碼：,將文字、符號、數(shù)碼或者特定信息用二進(jìn)制代碼表示的過程,編碼器：能實(shí)現(xiàn)編碼功能的電路。,編碼原則：對m個輸入信號編碼時，設(shè)有n位二進(jìn)制代碼輸出，則m與n之間的關(guān)系為2n m。,m = 2n 時，稱為二進(jìn)制編碼器。 m=10,n=4時，稱為二-十進(jìn)制編碼器。,分類：,普通編碼器,優(yōu)先編碼器,丁 丙 乙 甲,引例: 將4個搶答器的輸出信號編為二進(jìn)制代碼，設(shè)計(jì)一個簡單的電路實(shí)現(xiàn)此功能這個過程就是編碼。,F0 =A3+A1 F1 =A3+A2,A3 A2 A1 A0,0 0 0 1,0 0 1 0,0 1 0 0,1 0 0 0,F1 F0,0 0,0 1,1 0,1 1,輸 入,輸出,4-2線編碼器,一、二進(jìn)制普通編碼器,用 n 位二進(jìn)制代碼對 m = 2n 個信號進(jìn)行編碼的電路,3 位二進(jìn)制普通編碼器(8 線- 3 線),編碼表,函數(shù)式,Y2 = I4 + I5 + I6 + I7,Y1 = I2 + I3+ I6 + I7,Y0 = I1 + I3+ I5 + I7,輸 入,輸 出,I0 I7 是一組互相排斥的輸入變量，任何時刻只能有一個端輸入有效信號。所以真值表只有八種組合。,輸 入,輸 出,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,Y2 Y1 Y0,I0 I1 I2 I3 I4 I5 I6 I7,函數(shù)式,邏輯圖, 用或門實(shí)現(xiàn), 用與非門實(shí)現(xiàn),用 4 位二進(jìn)制代碼對 0 9 十個信號進(jìn)行編碼的電路,8421 BCD 編碼器,二、二-十進(jìn)制普通編碼器,三、優(yōu)先編碼器,在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。 當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼，編碼具有惟一性。 優(yōu)先級別的高低由設(shè)計(jì)者根據(jù)輸入信號的輕重緩急情況而定。,編碼表,函數(shù)式,3 位二進(jìn)制優(yōu)先編碼器,輸入 輸出 為原 變量,邏 輯 圖,輸入 輸出 為反 變量,四、常用集成編碼器,1、集成3位二進(jìn)制優(yōu)先編碼器74LS148,8線3線優(yōu)先編碼器,低電平有效,輸出3位二進(jìn)制反碼,集成3位二進(jìn)制優(yōu)先編碼器74LS148的真值表,輸入：邏輯0(低電平）有效,輸出：邏輯0(低電平）有效,2、二-十進(jìn)制優(yōu)先編碼器74LS147,二十進(jìn)制優(yōu)先編碼器,低電平有效,輸出8421BCD反碼,10線4線（實(shí)為9線4線）,74LS147,優(yōu)先編碼器74LS147的真值表,五、集成優(yōu)先編碼器的擴(kuò)展,1,X X X X,1,0,0,1 1 1 1,0,1,0,有“0”,反碼輸出,0 1 1 1 0,1 X X X X 1 1 1 1,0 1 1 1 1 1 1 0 1,0 0 X X X,0 1 0 X X,0 1 1 0 X,0 0 1 0,0 1 1 0,1 0 1 0,1 1 1 0,1 1,1 1,1,1,-4線2線編碼器,(1)片工作時：,(2)片不工作,(1)片輸入全1無有效輸入時：,（2）片工作,可編 111、110、101、100,可編 011