VHDL電路課程設計報告.doc

- 7 -VHDL電路課程設計報告設計課題： 交通燈控制系統(tǒng) 專業(yè)班級： 07電子信息工程技術一班 學生姓名： 指導教師： 設計時間： 2009-6-3 一、設計目的：1、完成可編程器件與VHDL語言課程設計，掌握設計語言技術的綜合應用性。通過對交通燈控制系統(tǒng)這一課題的設計、仿真、調試來具體完成；2、熟悉系統(tǒng)的分析和設計方法；3、掌握合理選用集成電路的方法4、熟悉交通燈系統(tǒng)開發(fā)、設計、制作的技術流程；5、培養(yǎng)正確選擇和運用測試儀器對系統(tǒng)性能正確測試的能力；6、培養(yǎng)撰寫綜合設計報告的能力7、培養(yǎng)嚴肅認真的工作態(tài)度和團隊的協(xié)作精神二、設計任務和要求：1、能顯示十字路口東西、南北兩個放向的紅、黃、綠燈的指示狀態(tài)；2、設置一組數(shù)碼管，能實現(xiàn)正常的倒計時功能，顯示允許通行的時間，顯示時間紅燈為35秒、綠燈為50秒、黃燈為5秒。3、能實現(xiàn)特殊狀態(tài)的功能。如出現(xiàn)特殊情況時，比如碰到緊急情況，需要優(yōu)先放行車輛時，東西、南北方向上的批示燈均顯示為紅燈，倒計時停止，并保持原來的狀態(tài)。當特殊運行狀態(tài)結束后，計數(shù)器便恢復，開始玻常計數(shù)。4、要求用VHDL語言或原理圖的方法設計符合上述要求的電路，會正確劃分模塊并用層次化設計方法設計該電路。三、課程設計模塊劃分及各部分功能顯示主控制器計數(shù)器置數(shù)器四、各模塊設計1、主控制器的設計該模塊：其為整個設計的核心部分，同兩個部分構成，即東西方向兩部分，要求用來實現(xiàn)紅燈、黃燈、綠燈的交替循環(huán)點亮，并實現(xiàn)時間的倒計時。假設東西方向亮燈的順序為綠燈、黃燈、紅燈、，南北方向亮燈的順序為紅燈、綠燈、黃燈。顯然，這兩個模塊基本雷同，只要設計好一個模塊，另一個稍做修改就可實現(xiàn)。程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cont is port(clk:in std_logic; r,y,g:out std_logic; th,tl:out std_logic_vector(3 downto 0);end cont; architecture cont_aa of cont is type rgy is(yellow,green,red); begin process(clk) variable a:std_logic; variable thh,tll:std_logic_vector(3 downto 0); variable state:rgy; begin if(clkevent and clk=1)then case state is when green=if(a=0)then thh:=0011; tll:=0100; a:=1; g=1; rif(a=0)then thh:=0100; tll:=1001; a:=1; r=1; yif(a=0)then thh:=0000; tll:=0100; a:=1; y=1; g=0; else if not(thh=0000 and tll=0001)then if(tll=0000)then tll:=1001; thh:=thh-1; else tll:=tll-1; end if; else thh:=0000; tll:=0000; a:=0; state:=red; end if; end if ; end case; end if; th=thh; tl=tll; end process; end cont_aa;經(jīng)過編譯校驗后生成如下模塊：2、產(chǎn)生對數(shù)碼管的片選信號模塊LIBRARY IEEE;USE IEEE.std_logic_1164.ALL;USE IEEE.STD_LOGIC_unsigned.ALL;ENTITY sele IS PORT(clk:IN std_logic; sel:OUT std_logic_vector(2 downto 0); END sele; ARCHITECTURE seleaa OF sele Is BEGIN PROCESS(clk) VARIABLE tmp:std_logic_vector(2 downto 0 ); BEGIN IF(clkevent AND clk=1) THEN IF(tmp=000)THEN tmp:=001; ELSIF(tmp=001)THEN tmp:=100; ELSIF(tmp=100) THEN tmp:=101; ELSIF(tmp=101) THEN tmp:=000; END IF;END IF ;sel=tmp;END PROCESS;END sele_aa;經(jīng)過編譯校驗后生成如下圖的模塊：3、將不同數(shù)碼管要顯示的數(shù)據(jù)與片選信號送到端口的模塊library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity ch isPORT(sel:IN std_logic_vector (2 downto 0); d0,d1,d2,d3:IN std_logic_vector(3 downto 0); q:OUT std_logic_vector(3 downto 0);end ch;ARCHITECTURE ch_aa OF ch ISBEGINprocess(sel)begin IF (sel=000) THEN q=d0; ELSIF (sel=100) THEN q=d2; ELSIF (sel=101) THEN q=d3; ELSE qq:=1111110; when 0001=q:=0110000; when 0010=q:=1101101; when 0011=q:=1111001; when 0100=q:=0110011; when 0101=q:=1011011; when 0110=q:=1011111; when 0111=q:=1110000; when 1000=q:=1111111; when others=q:=1111011;end case; q0=q(0); q1=q(1); q2=q(2); q3=q(3); q4=q(4); q5=q(5); q6=q(6); end process;end disp_aa; 經(jīng)編譯校驗后生成如下圖的模塊：5、緊急情況與正常的轉換模塊library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity aa isport(a:in std_logic;b:out std_logic);end aa;architecture aaaa of aa isbeginprocess(a)variable c:std_logic;beginif(aevent and a=1)thenc:=not c;end if;b=c;end process;end aaaa;經(jīng)編譯校驗后生成如下圖所示模塊6、緊急情況倒計時的倒計時閃爍模塊library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fp isport(clk:in std_logic; a:out std_logic);end fp;architecture fp_aa of fp isbeginprocess(clk)variable i:integer range 0 to 2499;variable aaa:std_logic;beginif(clkevent and clk=1)thenif(i=2499)theni:=0;aaa:=not aaa;elsei:=i+1;end if;end if;am16,y=m17,g=m18,th=m5,tl=m4); u5:cont port map(clk,r=m19,y=m20,g=m21,th=m7,tl=m6); u6:fp port map(clk,m22); u7:aa port map(input,m23); u8:n port map(m23,m24); u9:ora port map(m23,m22,m25); u10:yumen port map(a=m24,b=m18,q=g1); u11:yumen port map(a=m24,b=m21,q=g2); u12:yumen port map(a=m24,b=m17,q=y1); u13:yumen port map(m24,m20,y2); u14:huo port map(m23,m16,r1); u15:huo port map(m23,m16,r2); u16:yumen port map(m25,m9,q0); u17:yumen port map(m25,m10,q1); u18:yumen por