實驗六 集成計數(shù)器的應用

實驗六集成計數(shù)器的應用 實驗目的理解分頻和計數(shù)的概念 掌握任意進制計數(shù)器的構成方法實驗原理計數(shù)器是一種能夠記錄輸入脈沖個數(shù)的時序電路 在數(shù)字系統(tǒng)中使用非常廣泛 不僅能用于對時鐘脈沖計數(shù) 還可以用于分頻 定時 產(chǎn)生節(jié)拍脈沖和脈沖序列以及進行數(shù)字運算等 計數(shù)器的種類繁多 按照計數(shù)器中觸發(fā)器是否同時翻轉 可以分為同步計數(shù)器和異步計數(shù)器 在同步計數(shù)器中 各個觸發(fā)器的時鐘脈沖是一樣的 所以觸發(fā)器的翻轉是同時發(fā)生的 這種電路結構稱為同步時序電路 在異步計數(shù)器中 觸發(fā)器的翻轉有先有后 即各個觸發(fā)器時鐘信號不同 這種電路結構稱為異步時序電路 按照計數(shù)器計數(shù)過程中數(shù)字增減分類 可以把計數(shù)器分為加法計數(shù)器 減法計數(shù)器和可逆計數(shù)器 按照計數(shù)器中數(shù)字的編碼方式又可以分成二進制計數(shù)器 二 十進制計數(shù)器 循環(huán)碼計數(shù)器等 目前常用的計數(shù)器都已有成品 一般來說 除計數(shù)外 它們還具備清零和預置功能 本實驗采用的計數(shù)器為7490和74193 其中7490是一個二 五 十進制異步計數(shù)器 管腳圖如圖7 1所示 內(nèi)部邏輯圖如圖7 2所示 NC表示為空腳 不接線 R1 R2為兩個異步清零端 S1 S2為兩個異步置位端 CP1 CP2為兩個時鐘輸入端 QA QD為計數(shù)輸出端 如果時鐘從CP1引入 QA輸出為二進制 時鐘從CP2輸入 QD輸出為五進制 時鐘從CP1引入 QA接CP2 則QDQCQBQA輸出為8421BCD碼的十進制計數(shù)器 如果時鐘從CP2引入 QD接CP1 則QAQDQCQB輸出為5421BCD碼的十進制計數(shù)器 圖7 17490管腳圖 圖7 27490內(nèi)部邏輯圖 本實驗中使用的另外一種計數(shù)器為74193 它是一個可預置同步十六進制加減計數(shù)器 管腳圖如圖7 3所示 內(nèi)部邏輯圖如圖7 4所示 其中COUNTDOWN COUNTUP為時鐘脈沖輸入端 分別為向上和向下計數(shù) DATAA DATAD為并行數(shù)據(jù)輸入端口 CLEAR為異步清零信號端 LOAD為置位端 將并行輸入端口的數(shù)據(jù)傳送到輸出端 BORROW為借位端 CARRY為進位端 QA QD為計數(shù)輸出端口 圖7 374193管腳圖 圖7 474193內(nèi)部邏輯圖 本實驗中用到的器件還有7475 它是一個四位的鎖存器 管腳圖如圖7 5所示 其中D1 D4為數(shù)據(jù)輸入端 G12 G34為鎖存控制端 當控制端信號無效時 數(shù)據(jù)傳送至輸出端 控制信號有效時 實現(xiàn)鎖存 輸出保持不變 Q1 Q4為數(shù)據(jù)輸出端 實驗內(nèi)容 TTL方波 將波形設置為方波 峰峰值設置為5V 直流偏置設置為2 5V1 7490為異步計數(shù)器 可以用5421和8421兩種碼制來實現(xiàn)十進制計數(shù) 請用兩種碼制實現(xiàn)7490的十進制計數(shù) 用TTL方波作為計數(shù)脈沖 并作出狀態(tài)表 2 計數(shù)器7490有兩個異步清零控制端R1和R2 試用7490構成六進制 8421碼 和七進制 5421碼 計數(shù)器 驗證起功能并畫出連接圖 不使用其他器件 還能構成哪些進制的計數(shù)器 3 利用7490 7475 7448和數(shù)碼管 搭建一個十進制計數(shù) 鎖存 譯碼 顯示電路 驗證7448的滅零輸入功能和7475的鎖存功能 并記錄數(shù)碼管的顯示狀態(tài) 4 考慮一下如何用計數(shù)器實現(xiàn)分頻 用7490完成對TTL方波的二分頻和十分頻 并用示波器觀察8421碼和5421碼兩種碼制的分頻效果有什么不同 5 74193為可預置同步十六進制加減計數(shù)器 搭建電路 驗證74193的并行輸入功能和可逆計數(shù)功能 并注意觀察起借位和進位 作出其狀態(tài)表 74193的clr接0 load接1 兩個時鐘輸入端一個接高電