計(jì)算機(jī)組成原理 第五章PPT課件

.,第5章存儲(chǔ)系統(tǒng)和結(jié)構(gòu),.,存儲(chǔ)系統(tǒng)是由幾個(gè)容量、速度和價(jià)格各不相同的存儲(chǔ)器構(gòu)成的系統(tǒng)，設(shè)計(jì)一個(gè)容量大、速度快、成本低的存儲(chǔ)系統(tǒng)是計(jì)算機(jī)發(fā)展的一個(gè)重要課題。本章重點(diǎn)討論主存儲(chǔ)器的工作原理、組成方式以及運(yùn)用半導(dǎo)體存儲(chǔ)芯片組成主存儲(chǔ)器的一般原則和方法，此外還介紹了高速緩沖存儲(chǔ)器和虛擬存儲(chǔ)器的基本原理。,.,本章學(xué)習(xí)內(nèi)容,5.1存儲(chǔ)系統(tǒng)的組成5.2主存儲(chǔ)器的組織5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器5.4主存儲(chǔ)器的連接與控制5.5提高主存讀寫(xiě)速度的技術(shù)5.6多體交叉存儲(chǔ)技術(shù)5.7高速緩沖存儲(chǔ)器5.8虛擬存儲(chǔ)器,.,本章學(xué)習(xí)要求,了解：存儲(chǔ)器的分類(lèi)方法和存儲(chǔ)系統(tǒng)的層次理解：主存儲(chǔ)器的基本結(jié)構(gòu)、存儲(chǔ)單元和主存儲(chǔ)器的主要技術(shù)指標(biāo)掌握：數(shù)據(jù)在主存中的存放方法了解：半導(dǎo)體隨機(jī)存儲(chǔ)器（靜態(tài)RAM和動(dòng)態(tài)RAM）的基本存儲(chǔ)原理理解：動(dòng)態(tài)RAM的刷新了解：RAM芯片的基本結(jié)構(gòu)理解：各種不同類(lèi)型的ROM掌握：主存儲(chǔ)器容量的各種擴(kuò)展方法理解：主存儲(chǔ)器和CPU的軟連接了解：Cache存儲(chǔ)系統(tǒng)和虛擬存儲(chǔ)器的概念,.,5.1存儲(chǔ)系統(tǒng)的組成,5.1.1存儲(chǔ)器分類(lèi)1.按存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的作用分類(lèi)高速緩沖存儲(chǔ)器用來(lái)存放正在執(zhí)行的程序段和數(shù)據(jù)，以便CPU高速地使用它們。主存儲(chǔ)器用來(lái)存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀寫(xiě)訪問(wèn)。輔助存儲(chǔ)器用來(lái)存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)，以及一些需要永久性保存的信息。CPU不能直接訪問(wèn)它。,.,2.按存取方式分類(lèi)隨機(jī)存取存儲(chǔ)器RAMCPU可以對(duì)RAM單元的內(nèi)容隨機(jī)地訪問(wèn)。CPU對(duì)任何一個(gè)存儲(chǔ)單元的存取時(shí)間是相同的。只讀存儲(chǔ)器ROMROM存儲(chǔ)器的內(nèi)容只能隨機(jī)讀出而不能寫(xiě)入。順序存取存儲(chǔ)器SAM只能按某種順序存取，存取時(shí)間與信息存放的物理位置有關(guān)。直接存取存儲(chǔ)器DAM當(dāng)要存取所需的信息時(shí)，先指向整個(gè)存儲(chǔ)器中的某個(gè)小區(qū)域（如磁盤(pán)上的磁道），然后在小區(qū)域內(nèi)順序檢索直至找到目的地后再進(jìn)行訪問(wèn)。,5.1存儲(chǔ)系統(tǒng)的組成,.,3.按存儲(chǔ)介質(zhì)分類(lèi)磁芯存儲(chǔ)器利用兩種不同的剩磁狀態(tài)表示“1”或“0”。它的讀出是破壞性讀出。半導(dǎo)體存儲(chǔ)器采用半導(dǎo)體器件制造的存儲(chǔ)器，主要有雙極型存儲(chǔ)器和MOS型存儲(chǔ)器兩大類(lèi)。磁表面存儲(chǔ)器在金屬或塑料基體上涂一層磁性材料，用磁層存儲(chǔ)信息，常見(jiàn)的有磁盤(pán)、磁帶等。光存儲(chǔ)器采用激光技術(shù)控制訪問(wèn)的存儲(chǔ)器。,5.1存儲(chǔ)系統(tǒng)的組成,.,4.按信息的可保存性分類(lèi)斷電后，存儲(chǔ)信息即消失的存儲(chǔ)器，稱(chēng)易失性存儲(chǔ)器。斷電后信息仍然保存的存儲(chǔ)器，稱(chēng)非易失性存儲(chǔ)器。如果某個(gè)存儲(chǔ)單元所存儲(chǔ)的信息被讀出時(shí)，原存信息將被破壞，則稱(chēng)破壞性讀出。具有破壞性讀出的存儲(chǔ)器，每當(dāng)一次讀出操作之后，必須緊接一個(gè)重寫(xiě)的操作，以便恢復(fù)被破壞的信息。,5.1存儲(chǔ)系統(tǒng)的組成,.,5.1.2存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)為了解決容量、速度和價(jià)格之間的矛盾，出現(xiàn)了多層次的存儲(chǔ)系統(tǒng)，把各種不同存儲(chǔ)容量，不同存取速度的存儲(chǔ)器，按一定的體系結(jié)構(gòu)組織起來(lái)，使所存放的程序和數(shù)據(jù)按層次分布在各存儲(chǔ)器中，形成一個(gè)統(tǒng)一整體的存儲(chǔ)系統(tǒng)。,5.1存儲(chǔ)系統(tǒng)的組成,.,由高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器構(gòu)成的三級(jí)存儲(chǔ)系統(tǒng)可以分為兩個(gè)層次。1.Cache主存層次在CPU和主存之間設(shè)置了一級(jí)容量不大，但速度很高的高速緩沖存儲(chǔ)器（Cache），簡(jiǎn)稱(chēng)高速緩存或快存。CPU在某一小段時(shí)間內(nèi)所要訪問(wèn)的程序和數(shù)據(jù)被事先從主存中調(diào)入Cache中，當(dāng)CPU需要這些程序和數(shù)據(jù)時(shí)，就直接去Cache中讀取。,5.1存儲(chǔ)系統(tǒng)的組成,.,Cache主存層次的存取速度接近于Cache的存取速度，但容量是主存的。因此，解決了高速度和低成本之間的矛盾。這個(gè)層次完全由硬件實(shí)現(xiàn)。,5.1存儲(chǔ)系統(tǒng)的組成,.,2.主輔存層次輔助存儲(chǔ)器是主存的補(bǔ)充，用來(lái)存放暫時(shí)不用的程序和數(shù)據(jù)，當(dāng)需要時(shí)，再調(diào)到主存中去。主輔存層次通過(guò)附加的硬件及存儲(chǔ)管理軟件來(lái)控制。主輔存層次的存取速度接近于主存的存取速度，容量是輔存的容量，從而解決了大容量和低成本間的矛盾。,5.1存儲(chǔ)系統(tǒng)的組成,.,三級(jí)存儲(chǔ)系統(tǒng)的總的效果是：存取速度接近于Cache水平，存儲(chǔ)容量非常之大，整個(gè)價(jià)格也比較合理。,5.1存儲(chǔ)系統(tǒng)的組成,.,5.2主存儲(chǔ)器的組織,5.2.1主存儲(chǔ)器的基本結(jié)構(gòu)主存儲(chǔ)器通常由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫(xiě)電路組成。,.,存儲(chǔ)體是存儲(chǔ)單元的集合體，存放程序和數(shù)據(jù)。地址譯碼驅(qū)動(dòng)電路包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對(duì)應(yīng)的譯碼輸出線上的有效電平，以表示選中了某一單元；驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀、寫(xiě)電路對(duì)被選中單元進(jìn)行讀、寫(xiě)操作。I/O和讀寫(xiě)電路完成被選中存儲(chǔ)單元中各位的讀出和寫(xiě)入操作。,5.2主存儲(chǔ)器的組織,讀/寫(xiě)操作是在控制器的控制下進(jìn)行的。,.,5.2.2主存儲(chǔ)器的存儲(chǔ)單元位是存儲(chǔ)器存儲(chǔ)信息的最小單位。當(dāng)一個(gè)由若干位組成的二進(jìn)制數(shù)作為一個(gè)整體存入或取出時(shí)，這個(gè)數(shù)稱(chēng)為存儲(chǔ)字。存放存儲(chǔ)字或存儲(chǔ)字節(jié)的主存空間稱(chēng)為存儲(chǔ)單元或主存單元，大量存儲(chǔ)單元的集合構(gòu)成一個(gè)存儲(chǔ)體，程序和數(shù)據(jù)都存放在存儲(chǔ)體中，它是存儲(chǔ)器的核心。,5.2主存儲(chǔ)器的組織,.,一個(gè)存儲(chǔ)單元可能存放一個(gè)字，也可能存放一個(gè)字節(jié)，這是由計(jì)算機(jī)的結(jié)構(gòu)確定的。對(duì)于字節(jié)編址的計(jì)算機(jī)，最小尋址單位是一個(gè)字節(jié)，相鄰的存儲(chǔ)單元地址指向相鄰的字節(jié)對(duì)于字編址的計(jì)算機(jī)，最小尋址單位是一個(gè)字，相鄰的存儲(chǔ)單元地址指向相鄰的存儲(chǔ)字。存儲(chǔ)單元是CPU對(duì)主存可訪問(wèn)操作的最小存儲(chǔ)單位。,5.2主存儲(chǔ)器的組織,.,地址安排方案：大端方案：IBM370機(jī)是字長(zhǎng)為32位的計(jì)算機(jī)，主存按字節(jié)編址，則每一個(gè)存儲(chǔ)字包含4個(gè)單獨(dú)編址的存儲(chǔ)字節(jié)，字地址即是該字高位字節(jié)的地址，其字地址總是等于4的整數(shù)倍，正好用地址碼的最末兩位來(lái)區(qū)分同一個(gè)字的四個(gè)字節(jié)。,5.2主存儲(chǔ)器的組織,不是所有計(jì)算機(jī)字長(zhǎng)都等于存儲(chǔ)字長(zhǎng),.,5.2主存儲(chǔ)器的組織,小端方案：PDP-11機(jī)是字長(zhǎng)為16位的計(jì)算機(jī)，主存也按字節(jié)編址，則每一個(gè)存儲(chǔ)字包含2個(gè)單獨(dú)編址的存儲(chǔ)字節(jié)，它的字地址總是2的整數(shù)倍，但卻是用低位字節(jié)地址作為字地址，并用地址碼的最末1位來(lái)區(qū)分同一個(gè)字的兩個(gè)字節(jié)。,.,5.2.3主存儲(chǔ)器的主要技術(shù)指標(biāo)1.存儲(chǔ)容量存儲(chǔ)容量是指主存所能容納的二進(jìn)制信息總量。對(duì)于字節(jié)編址的計(jì)算機(jī)，以字節(jié)數(shù)來(lái)表示容量；對(duì)于字編址的計(jì)算機(jī)，以字?jǐn)?shù)與其字長(zhǎng)的乘積來(lái)表示容量。如某計(jì)算機(jī)的容量為64K16，表示它有64K個(gè)字，每個(gè)字的字長(zhǎng)為16位，若用字節(jié)數(shù)表示，則可記為128K字節(jié)（128KB）。,5.2主存儲(chǔ)器的組織,.,2.存取速度存取時(shí)間Ta存取時(shí)間指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存取周期Tm又可稱(chēng)作讀寫(xiě)周期、訪內(nèi)周期，指存儲(chǔ)器進(jìn)行一次完整的讀寫(xiě)操作到下一次訪問(wèn)存儲(chǔ)器操作之間所需要的最短時(shí)間。一般情況下，TmTa。因?yàn)樵谧x寫(xiě)操作之后，要有一段恢復(fù)內(nèi)部狀態(tài)的復(fù)原時(shí)間。主存帶寬（每秒從主存進(jìn)出信息的最大數(shù)量）,5.2.3主存儲(chǔ)器的主要技術(shù)指標(biāo),.,3.可靠性可靠性是指在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障的概率。4.功耗功耗反映了存儲(chǔ)器件耗電的多少，同時(shí)也反映了其發(fā)熱的程度。,5.2.3主存儲(chǔ)器的主要技術(shù)指標(biāo),.,5.2.4數(shù)據(jù)在主存中的存放在采用字節(jié)編址的情況下，數(shù)據(jù)在主存儲(chǔ)器中有三種不同存放方法。假設(shè)，存儲(chǔ)字為64位（8個(gè)字節(jié)），機(jī)器字長(zhǎng)為32，讀/寫(xiě)的數(shù)據(jù)有四種不同長(zhǎng)度，它們分別是字節(jié)（8位）、半字（16位）、單字（32位）和雙字（64位）。,字節(jié),半字,單字,雙字,5.2主存儲(chǔ)器的組織,.,現(xiàn)有一批數(shù)據(jù)，它們依次為：字節(jié)、半字、雙字、單字、半字、單字、字節(jié)、單字。在存儲(chǔ)器中存放的方法有三種形式。不浪費(fèi)存儲(chǔ)器資源的存放方法數(shù)據(jù)一個(gè)緊接著一個(gè)存放。優(yōu)點(diǎn)：不浪費(fèi)寶貴的主存資源；缺點(diǎn)：訪問(wèn)的數(shù)據(jù)要跨越兩個(gè)存儲(chǔ)單元時(shí)，存儲(chǔ)器的工作速度降低了一倍，且讀寫(xiě)控制比較復(fù)雜。,5.2主存儲(chǔ)器的組織,.,從存儲(chǔ)字的起始位置開(kāi)始存放的方法。無(wú)論要存放的是字節(jié)、半字、單字或雙字，都必須從存儲(chǔ)字的起始位置開(kāi)始存放。優(yōu)點(diǎn)：數(shù)據(jù)基本都可以在一個(gè)存儲(chǔ)周期內(nèi)完成，讀寫(xiě)數(shù)據(jù)的控制比較簡(jiǎn)單。缺點(diǎn)：浪費(fèi)了寶貴的存儲(chǔ)器資源。,5.2主存儲(chǔ)器的組織,.,折中方法雙字地址的最末三個(gè)二進(jìn)制位必須為000，單字地址的最末兩位必須為00，半字地址的最末一位必須為0。特點(diǎn)：數(shù)據(jù)都在一個(gè)存取周期內(nèi)完成，存儲(chǔ)器資源仍然有浪費(fèi)，但比第2種方法少得多。,5.2主存儲(chǔ)器的組織,.,例:某機(jī)字長(zhǎng)32位,主存儲(chǔ)器按字節(jié)編址,現(xiàn)有4種不同長(zhǎng)度的數(shù)據(jù)(字節(jié)、半字、單字、雙字)，請(qǐng)采用一種既節(jié)省存儲(chǔ)空間，又能保證任何長(zhǎng)度的數(shù)據(jù)都在單個(gè)存取周期內(nèi)完成讀寫(xiě)的方法，將一批數(shù)據(jù)順序地存入主存，畫(huà)出主存中數(shù)據(jù)的存放示意圖。這批數(shù)據(jù)一共有10個(gè)，它們依次為字節(jié)、半字、雙字、單字、字節(jié)、單字、雙字、半字、單字、字節(jié)。,5.2主存儲(chǔ)器的組織,.,解：根據(jù)題干可以知道4種長(zhǎng)度的數(shù)據(jù)分別為：字節(jié)數(shù)據(jù)8位，半字?jǐn)?shù)據(jù)16位，單字?jǐn)?shù)據(jù)32位，雙字?jǐn)?shù)據(jù)64位。因?yàn)橐ＷC任何長(zhǎng)度的數(shù)據(jù)都在單個(gè)存取周期內(nèi)完成讀寫(xiě)，所以該機(jī)的存儲(chǔ)字長(zhǎng)應(yīng)為64位。要特別注意的是，在本例中數(shù)據(jù)字長(zhǎng)（32位）和存儲(chǔ)字長(zhǎng)（64位）是不同的。題目要求采用一種既節(jié)省存儲(chǔ)空間，又能保證任何長(zhǎng)度的數(shù)據(jù)都在單個(gè)存取周期內(nèi)完成讀寫(xiě)的方法來(lái)存入一批數(shù)據(jù)，所以只能選用邊界對(duì)齊的存放方法，雙字?jǐn)?shù)據(jù)從字節(jié)地址為8的整倍數(shù)的地方開(kāi)始存放，單字?jǐn)?shù)據(jù)從字節(jié)地址為4的整倍數(shù)的地方開(kāi)始存放，半字地址從字節(jié)地址為2的整倍數(shù)的地方開(kāi)始存放。主存中數(shù)據(jù)的存放示意圖如下：,5.2主存儲(chǔ)器的組織,.,5.2主存儲(chǔ)器的組織,.,5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器,5.3.1RAM記憶單元電路我們把存放一個(gè)二進(jìn)制位的物理器件稱(chēng)為記憶單元，它是存儲(chǔ)器的最基本構(gòu)件，可以由各種材料制成，但必須滿(mǎn)足以下要求：有兩種穩(wěn)定狀態(tài)。在外部信息的激勵(lì)下，兩種穩(wěn)定狀態(tài)可被無(wú)限次寫(xiě)入。在外部信號(hào)的激勵(lì)下，能讀出兩種穩(wěn)定狀態(tài)。,.,MOS型存儲(chǔ)器根據(jù)記憶單元的結(jié)構(gòu)又可分為靜態(tài)RAM和動(dòng)態(tài)RAM兩種。靜態(tài)RAM，即SRAM（StaticRAM），其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)；動(dòng)態(tài)RAM，即DRAM（DynamicRAM），其存儲(chǔ)電路以電容為基礎(chǔ)。,5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器,.,1.六管靜態(tài)MOS記憶單元電路,（1）組成,T1、T5：MOS反相器,Vcc,觸發(fā)器,T2、T6：MOS反相器,T3、T4：控制門(mén)管,字線,字線：選擇存儲(chǔ)單元,I/O,I/O、I/O：位線，完成讀/寫(xiě)操作,（2）單元狀態(tài),“0”：T1導(dǎo)通，T2截止；,“1”：T1截止，T2導(dǎo)通。,靜態(tài)RAM是利用雙穩(wěn)態(tài)觸發(fā)器來(lái)記憶信息的。,.,1.六管靜態(tài)MOS記憶單元電路T5、T6是T1、T2管的負(fù)載管。在字線為低電平時(shí)，由Vcc不斷向T1、T2供電。SRAM的存取速度快，但集成度低，功耗也較大，所以一般用來(lái)組成高速緩沖存儲(chǔ)器和小容量主存系統(tǒng)。,字線,讀,寫(xiě),讀1,讀0,寫(xiě)1,寫(xiě)0,1,0,0,1,.,2.四管動(dòng)態(tài)MOS記憶單元電路,（1）組成,T1、T2：記憶管,C1、C2：柵極電容,T3、T4：控制門(mén)管,（2）定義,“0”：T1導(dǎo)通，T2截止,“1”：T1截止，T2導(dǎo)通,（C1有電荷，C2無(wú)電荷）；,（C1無(wú)電荷，C2有電荷）。,I/O、I/O：位線,.,（3）讀：兩條位線都先預(yù)充電至高電平，斷開(kāi)充電回路，再根據(jù)W、W上有無(wú)負(fù)脈沖來(lái)讀1/0。（4）保持單元里的內(nèi)容當(dāng)字線加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），稱(chēng)動(dòng)態(tài)RAM。四管單元是非破壞性讀出，讀出過(guò)程即實(shí)現(xiàn)刷新。,字線,讀1,讀0,讀,.,3.單管動(dòng)態(tài)記憶單元電路單管動(dòng)態(tài)記憶單元由一個(gè)MOS管T1和一個(gè)存儲(chǔ)電容C構(gòu)成。單管動(dòng)態(tài)記憶單元是破壞性讀出，即當(dāng)讀操作完畢，存儲(chǔ)電容C上的電荷已被泄放完，必須采取重寫(xiě)（再生）的措施。,字線,5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器,.,5.3.2動(dòng)態(tài)RAM的刷新一.刷新間隔為了維持MOS型動(dòng)態(tài)記憶單元的存儲(chǔ)信息，每隔一定時(shí)間必須對(duì)存儲(chǔ)體中的所有記憶單元的柵極電容補(bǔ)充電荷，即進(jìn)行刷新。一般選定MOS型動(dòng)態(tài)存儲(chǔ)器的最大刷新間隔為2ms，即在2ms內(nèi)需將全部存儲(chǔ)體刷新一遍。刷新是定時(shí)的，即使許多記憶單元長(zhǎng)期未被訪問(wèn)，若不及時(shí)補(bǔ)充電荷的話，信息也會(huì)丟失。重寫(xiě)一般是按存儲(chǔ)單元進(jìn)行的，而刷新通常以存儲(chǔ)體矩陣中的一行為單位進(jìn)行的。,.,二.刷新方式常見(jiàn)的刷新方式有集中式、分散式和異步式三種。,.,例如，對(duì)具有1024個(gè)記憶單元（排列成3232矩陣）的存儲(chǔ)芯片進(jìn)行刷新，刷新是按行進(jìn)行的，且每刷新一行占用一個(gè)存取周期，存取周期為500ns（0.5s）。,.,1.集中刷新方式在允許的最大刷新間隔內(nèi)，按照存儲(chǔ)芯片容量的大小集中安排若干個(gè)刷新周期，刷新時(shí)停止讀寫(xiě)操作。刷新時(shí)間=存儲(chǔ)體矩陣行數(shù)刷新周期這里刷新周期是指刷新一行所需要的時(shí)間，由于刷新過(guò)程就是“假讀”的過(guò)程，所以刷新周期就等于存取周期。,.,在最大刷新間隔2ms內(nèi)共可以安排4000個(gè)存取周期，從03967個(gè)周期內(nèi)進(jìn)行讀/寫(xiě)操作或保持，而從39683999這最后32個(gè)周期集中安排刷新操作。,優(yōu)點(diǎn)：讀/寫(xiě)操作時(shí)不受刷新工作的影響，系統(tǒng)的存取速度比較高。缺點(diǎn)：在集中刷新期間必須停止讀/寫(xiě)，這一段時(shí)間稱(chēng)為“死區(qū)”，而且存儲(chǔ)容量越大，死區(qū)就越長(zhǎng)。,.,2.分散刷新方式分散刷新是指把刷新操作分散到每個(gè)存取周期內(nèi)進(jìn)行，此時(shí)系統(tǒng)的存取周期被分為兩部分，前一部分時(shí)間進(jìn)行讀/寫(xiě)操作，后一部分時(shí)間進(jìn)行刷新操作。一個(gè)系統(tǒng)存取周期內(nèi)刷新存儲(chǔ)矩陣中的一行。,優(yōu)點(diǎn)：沒(méi)有死區(qū)。缺點(diǎn)：加長(zhǎng)了系統(tǒng)的存取周期，降低整機(jī)的速度；刷新過(guò)于頻繁，當(dāng)存儲(chǔ)容量比較小時(shí)，沒(méi)有充分利用所允許的最大刷新間隔（2ms）。,.,3.異步刷新方式異步刷新方式可以看成前述兩種方式的結(jié)合，它充分利用了最大刷新間隔時(shí)間，把刷新操作平均分配到整個(gè)最大刷新間隔時(shí)間內(nèi)進(jìn)行，故有：相鄰兩行的刷新間隔=最大刷新間隔時(shí)間/行數(shù)對(duì)于3232矩陣，在2ms內(nèi)需要將32行刷新一遍，所以相鄰兩行的刷新時(shí)間間隔=2ms/32=62.5s，即每隔62.5s安排一個(gè)刷新周期，在刷新時(shí)封鎖讀/寫(xiě)。,.,異步刷新方式雖然也有死區(qū)，但比集中刷新方式的死區(qū)小得多，僅為0.5s。這樣可以避免使CPU連續(xù)等待過(guò)長(zhǎng)的時(shí)間，而且減少了刷新次數(shù)，是比較實(shí)用的一種刷新方式。,5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器,.,3.刷新控制當(dāng)刷新請(qǐng)求和訪存請(qǐng)求同時(shí)發(fā)生時(shí)，應(yīng)優(yōu)先進(jìn)行刷新操作。MOS型動(dòng)態(tài)RAM的刷新要注意幾個(gè)問(wèn)題：刷新對(duì)CPU是透明的。刷新通常是一行一行地進(jìn)行的，每一行中各記憶單元同時(shí)被刷新，故刷新操作時(shí)僅需要行地址，不需要列地址。,.,刷新操作類(lèi)似于讀出操作。因?yàn)樗行酒瑫r(shí)被刷新，所以在考慮刷新問(wèn)題時(shí)，應(yīng)當(dāng)從單個(gè)芯片的存儲(chǔ)容量著手，而不是從整個(gè)存儲(chǔ)器的容量著手。,.,5.3.3RAM芯片分析1.RAM芯片存儲(chǔ)芯片通過(guò)地址線、數(shù)據(jù)線和控制線與外部連接。地址線是單向輸入的，其數(shù)目與芯片容量有關(guān)。如容量為10244時(shí)，地址線有10根；容量為64K1時(shí)，地址線有16根。數(shù)據(jù)線是雙向的，其數(shù)目與數(shù)據(jù)位數(shù)有關(guān)。如10244的芯片，數(shù)據(jù)線有4根；64K1的芯片，數(shù)據(jù)線只有1根控制線主要有讀/寫(xiě)控制線（或?qū)懺试S線）和片選線兩種，讀/寫(xiě)控制線是用來(lái)決定芯片是進(jìn)行讀操作還是寫(xiě)操作的，片選線是用來(lái)決定該芯片是否被選中的。,5.3半導(dǎo)體隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器,.,2.地址譯碼方式電路能把地址線送來(lái)的地址信號(hào)翻譯成對(duì)應(yīng)存儲(chǔ)單元的選擇信號(hào)，地址譯碼方式有：?jiǎn)巫g碼方式單譯碼方式又稱(chēng)字選法，它所對(duì)應(yīng)的存儲(chǔ)器結(jié)構(gòu)是字結(jié)構(gòu)的，容量為M個(gè)字的存儲(chǔ)器（每字b位），排列成M行b列的矩陣，矩陣的每一行對(duì)應(yīng)一個(gè)字，有一條公用的選擇線wi（字線）。字線選中某一行時(shí)，同一行中的各位就都被選中，由讀寫(xiě)電路對(duì)被選中的各位實(shí)施讀出或?qū)懭氩僮鳌?.,328的芯片：字結(jié)構(gòu)、單譯碼方式RAM,圖5-12字結(jié)構(gòu)、單譯碼方式RAM,優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單。缺點(diǎn)：使用的外圍電路多，成本昂貴。且當(dāng)字?jǐn)?shù)大大超過(guò)位數(shù)時(shí)，存儲(chǔ)器會(huì)形成縱向很長(zhǎng)而橫向很窄的不合理結(jié)構(gòu)，所以這種方式只適用于容量不大的存儲(chǔ)器。,.,雙譯碼方式雙譯碼方式又稱(chēng)為重合法：把K位地址碼分成接近相等的兩段，一段用于水平方向作X地址線，供X地址譯碼器譯碼；一段用于垂直方向作Y地址線，供Y地址譯碼器譯碼。X和Y兩個(gè)方向的選擇線在存儲(chǔ)體內(nèi)部的一個(gè)記憶單元上交叉，以選擇相應(yīng)的記憶單元。,.,雙譯碼方式對(duì)應(yīng)的存儲(chǔ)芯片結(jié)構(gòu)可以是位結(jié)構(gòu)的，則在Z方向上重疊b個(gè)芯片。也可以是字段結(jié)構(gòu)的。,.,位結(jié)構(gòu)、雙譯碼方式RAM,圖5-13位結(jié)構(gòu)、雙譯碼方式RAM,.,對(duì)于字段結(jié)構(gòu)的存儲(chǔ)芯片，行選擇線位M/s根，列選擇線為s，K位地址線也要?jiǎng)澐譃閮刹糠郑篕xlog2M/s，Kylog2s。雙譯碼方式與單譯碼方式相比，減少了選擇線數(shù)目和驅(qū)動(dòng)器數(shù)目。存儲(chǔ)容量越大，這兩種方式的差異越明顯。,.,SRAM讀寫(xiě)時(shí)序讀周期表示對(duì)該芯片進(jìn)行兩次連續(xù)讀操作的最小間隔時(shí)間。在此期間，地址輸入信息不允許改變，片選信號(hào)在地址有效之后變?yōu)橛行?，使芯片被選中，最后在數(shù)據(jù)線上得到讀出的信號(hào)。寫(xiě)允許信號(hào)在讀周期中保持高電平。圖5-14(a)靜態(tài)RAM的讀時(shí)序,3.RAM的讀寫(xiě)時(shí)序,.,寫(xiě)周期與讀周期相似，但除了要加地址和片選信號(hào)外，還要加一個(gè)低電平有效的寫(xiě)入脈沖，并提供寫(xiě)入數(shù)據(jù)。圖5-14(b)靜態(tài)RAM的寫(xiě)時(shí)序,3.RAM的讀寫(xiě)時(shí)序（續(xù)）,.,DRAM讀寫(xiě)時(shí)序在讀周期中，行地址必須在有效之前有效，列地址也必須在有效之前有效，且在到來(lái)之前，必須為高電平，并保持到脈沖結(jié)束之后。在寫(xiě)周期中，當(dāng)有效之后，輸入的數(shù)據(jù)必須保持到變?yōu)榈碗娖街蟆Ｔ?、和全部有效時(shí)，數(shù)據(jù)被寫(xiě)入存儲(chǔ)器。,3.RAM的讀寫(xiě)時(shí)序（續(xù)）,.,動(dòng)態(tài)RAM的讀寫(xiě)時(shí)序圖,圖5-15動(dòng)態(tài)RAM的讀寫(xiě)時(shí)序圖,.,5.4主存儲(chǔ)器的連接與控制,主存儲(chǔ)器是整個(gè)存儲(chǔ)系統(tǒng)的核心，通常分為RAM和ROM兩大部分。5.4.1主存儲(chǔ)器容量的擴(kuò)展一個(gè)存儲(chǔ)體是由一定數(shù)量的芯片構(gòu)成的，根據(jù)存儲(chǔ)器所要求的容量和我們選定的存儲(chǔ)芯片的容量，就可以計(jì)算出總的芯片數(shù)。即：,當(dāng)單個(gè)存儲(chǔ)芯片的容量不能滿(mǎn)足系統(tǒng)要求時(shí)，需多片組合起來(lái)以擴(kuò)展字長(zhǎng)（位擴(kuò)展）或字?jǐn)?shù)（字?jǐn)U展）。,.,1.位擴(kuò)展位擴(kuò)展指只在位數(shù)方向擴(kuò)展（加大字長(zhǎng)），而芯片的字?jǐn)?shù)和存儲(chǔ)器的字?jǐn)?shù)是一致的。位擴(kuò)展的連接方式：將各存儲(chǔ)芯片的地址線、片選線和讀/寫(xiě)線相應(yīng)地并聯(lián)起來(lái)，而將各芯片的數(shù)據(jù)線單獨(dú)列出。如用64K1的SRAM芯片組成64k8的存儲(chǔ)器，需要8個(gè)芯片。,容量地址數(shù)據(jù)存儲(chǔ)器64K8168存儲(chǔ)芯片64K1161,.,.,當(dāng)CPU訪問(wèn)該存儲(chǔ)器時(shí)，其發(fā)出的地址和控制信號(hào)同時(shí)傳給8個(gè)芯片，選中每個(gè)芯片的同一單元，其單元的內(nèi)容被同時(shí)讀至數(shù)據(jù)總線的相應(yīng)位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時(shí)寫(xiě)入相應(yīng)單元。,D0,D6,D7,D7D0,CS,A15A0,WE,64K1,64K1,64K1,.,2.字?jǐn)U展字?jǐn)U展是指僅在字?jǐn)?shù)方向擴(kuò)展，而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀/寫(xiě)線并聯(lián)，由片選信號(hào)來(lái)區(qū)分各個(gè)芯片。如用16K8的SRAM組成64K8的存儲(chǔ)器，需要4個(gè)芯片。,容量地址數(shù)據(jù)存儲(chǔ)器64K8168存儲(chǔ)芯片16K8148,.,4根片選信號(hào)CSi,.,5.4主存儲(chǔ)器的連接與控制,.,在同一時(shí)間內(nèi)四個(gè)芯片中只能有一個(gè)芯片被選中。四個(gè)芯片的地址分配如下：第一片最低地址0000H最高地址3FFFH第二片最低地址4000H最高地址7FFFH第三片最低地址8000H最高地址BFFFH第四片最低地址C000H最高地址FFFFH,5.4主存儲(chǔ)器的連接與控制,.,3.字和位同時(shí)擴(kuò)展當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，這將是前兩種擴(kuò)展的組合，實(shí)現(xiàn)起來(lái)也是很容易的。如用16K4的SRAM組成64K8的存儲(chǔ)器，需要8個(gè)芯片。,容量地址數(shù)據(jù)存儲(chǔ)器64K8168存儲(chǔ)芯片16K4144,5.4主存儲(chǔ)器的連接與控制,.,5.4主存儲(chǔ)器的連接與控制,.,4.2存儲(chǔ)芯片的地址分配和片選CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問(wèn)，首先要選擇存儲(chǔ)芯片，即進(jìn)行片選；然后再?gòu)倪x中的芯片中依地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)的存取，這稱(chēng)為字選。片內(nèi)的字選是由CPU送出的N條低位地址線完成的（N由片內(nèi)存儲(chǔ)容量2N決定），地址線直接接到所有存儲(chǔ)芯片的地址輸入端；而片選信號(hào)則是通過(guò)高位地址得到的。實(shí)現(xiàn)片選的方法可分為三種：即線選法、全譯碼法和部分譯碼法。,.,1.線選法線選法就是用除片內(nèi)尋址外的高位地址線（片選線）分別接至各個(gè)存儲(chǔ)芯片的片選端，且有多少芯片就有多少根片選線。當(dāng)某地址線信息為“0”時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。,芯片A19A15A14A11A10A0地址范圍0#未用111000007000111077FFH1#未用11010000680011106FFFH2#未用10110000580011105FFFH3#未用01110000380011103FFFH,優(yōu)點(diǎn)：不需要地址譯碼器，線路簡(jiǎn)單缺點(diǎn)：僅適用于連接存儲(chǔ)芯片較少的場(chǎng)合，且地址不連續(xù),.,2.全譯碼法全譯碼法將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。優(yōu)點(diǎn)：每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)缺點(diǎn)：對(duì)譯碼電路要求較高。,.,芯片A19A13A12A11A10A0地址范圍0#000000000000111007FFH1#00010000080011100FFFH2#001000001000111017FFH3#00110000180011101FFFH,.,3.部分譯碼所謂部分譯碼即用片內(nèi)尋址外的高位地址的一部分來(lái)譯碼產(chǎn)生片選信號(hào)。如用4片2K8的存儲(chǔ)芯片組成8K8存儲(chǔ)器，需要四個(gè)片選信號(hào)，因此只要用兩位地址線來(lái)譯碼產(chǎn)生。例：設(shè)地址總線有20位（A19A0），則尋址8K8存儲(chǔ)器時(shí)，無(wú)論A19A13取何值，片選信號(hào)都取決于A12和A11的值。也就是說(shuō)，8KRAM中的任一個(gè)存儲(chǔ)單元，都對(duì)應(yīng)有2(20-13)=27個(gè)地址，這種一個(gè)存儲(chǔ)單元出現(xiàn)多個(gè)地址的現(xiàn)象稱(chēng)地址重疊。,.,從地址分布來(lái)看，這8KB存儲(chǔ)器實(shí)際上占用了CPU全部的空間（1MB）。令未用到的高位地址全為0，這樣確定的存儲(chǔ)器地址稱(chēng)為基本地址，本例中8K8存儲(chǔ)器的基本地址即00000H01FFFH。部分譯碼法較全譯碼法簡(jiǎn)單，但存在地址重疊區(qū)。,.,5.4.3主存儲(chǔ)器和CPU的連接1.主存和CPU之間的硬連接主存與CPU的硬連接有三組連線：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB）。中存中的存儲(chǔ)器地址寄存器（MAR）和存儲(chǔ)器數(shù)據(jù)寄存器（MDR）是主存和CPU間的接口MAR可以接受來(lái)自程序計(jì)數(shù)器的指令地址或來(lái)自運(yùn)算器的操作數(shù)地址，以確定要訪問(wèn)的單元。MDR是向主存寫(xiě)入數(shù)據(jù)或從主存讀出數(shù)據(jù)的緩沖部件。,.,5.4主存儲(chǔ)器的連接與控制,主存工作完成信號(hào),.,2.CPU對(duì)主存的基本操作CPU向主存發(fā)出的讀或?qū)懨?，才是兩個(gè)部件之間有效工作的關(guān)鍵。CPU對(duì)主存進(jìn)行讀/寫(xiě)操作時(shí)，首先CPU在地址總線上給出地址信號(hào)，然后發(fā)出相應(yīng)的讀或?qū)懨?，并在?shù)據(jù)總線上交換信息。,.,讀讀操作是指從CPU送來(lái)的地址所指定的存儲(chǔ)單元中取出信息，再送給CPU，其操作過(guò)程是：地址MARABCPU將地址信號(hào)送至地址總線ReadCPU發(fā)讀命令WaitforMFC等待存儲(chǔ)器工作完成信號(hào)(MAR)DBMDR讀出信息經(jīng)數(shù)據(jù)總線送至CPU,.,.,寫(xiě)寫(xiě)操作是指將要寫(xiě)入的信息存入CPU所指定的存儲(chǔ)單元中，其操作過(guò)程是：地址MARABCPU將地址信號(hào)送至地址總線數(shù)據(jù)MDRDBCPU將要寫(xiě)入的數(shù)據(jù)送至數(shù)據(jù)總線WriteCPU發(fā)寫(xiě)命令WaitforMFC等待存儲(chǔ)器工作完成信號(hào),5.4主存儲(chǔ)器的連接與控制,.,5.4主存儲(chǔ)器的連接與控制,.,由于CPU和主存的速度存在著差距，要讓兩者之間的速度匹配，通常有兩種匹配方式：同步存儲(chǔ)器讀取和異步存儲(chǔ)器讀取。異步存儲(chǔ)器讀取：上面給出的讀/寫(xiě)基本操作是以異步存儲(chǔ)器讀取來(lái)考慮的，CPU和主存間沒(méi)有統(tǒng)一的時(shí)鐘，存儲(chǔ)器工作完成后發(fā)信號(hào)（MFC）通知CPU。同步存儲(chǔ)器讀?。篊PU放慢速度來(lái)配合主存的速度。在這種存儲(chǔ)器中，不需要存儲(chǔ)器工作完成信號(hào)。,5.4主存儲(chǔ)器的連接與控制,.,除去通過(guò)尋找高速元件來(lái)提高訪問(wèn)速度外，也可以采用多個(gè)存儲(chǔ)器并行工作，并且用交叉訪問(wèn)技術(shù)來(lái)提高存儲(chǔ)器的訪問(wèn)速度。,5.6多體交叉存儲(chǔ)技術(shù),如何提高存儲(chǔ)器訪問(wèn)速度？,.,在高速的計(jì)算機(jī)中，普遍采用并行主存系統(tǒng)，即在一個(gè)存取周期內(nèi)可以并行讀出多個(gè)字。多個(gè)并行工作的存儲(chǔ)器共用一套地址寄存器和譯碼電路，按同一地址并行地訪問(wèn)各自的對(duì)應(yīng)單元。例如：CPU送出地址A，則n個(gè)存儲(chǔ)器中的所有A單元同時(shí)被選中。假設(shè)每個(gè)存儲(chǔ)器的字長(zhǎng)為w位，則同時(shí)訪問(wèn)nw位稱(chēng)為單體多字系統(tǒng)。,5.6.1并行訪問(wèn)存儲(chǔ)器,.,單體多字并行存儲(chǔ)系統(tǒng),圖5-25單體多字并行存儲(chǔ)系統(tǒng),.,交叉訪問(wèn)存儲(chǔ)器中有多個(gè)容量相同的存儲(chǔ)模塊（存儲(chǔ)體），而且各存儲(chǔ)模塊具有各自獨(dú)立的地址寄存器、讀寫(xiě)電路和數(shù)據(jù)寄存器，這就是多體系統(tǒng)。各個(gè)存儲(chǔ)體能并行工作，又能交叉工作。存儲(chǔ)器地址寄存器的低位部分經(jīng)過(guò)譯碼選擇不同的存儲(chǔ)體，而高位部分則指向存儲(chǔ)體內(nèi)的存儲(chǔ)字。,5.6.2交叉訪問(wèn)存儲(chǔ)器,.,4個(gè)分體組成的多體交叉訪問(wèn)存儲(chǔ)器,圖5-26多體交叉訪問(wèn)存儲(chǔ)器,.,模4交叉編址,橫向編址,.,主存速度的提高始終跟不上CPU的發(fā)展。由SRAM組成的高速緩沖存儲(chǔ)器的運(yùn)行速度則接近甚至等于CPU的速度。缺點(diǎn)：容量太小,5.7高速緩沖存儲(chǔ)器,應(yīng)該放什么內(nèi)容在cache中,.,程序的局部性：時(shí)間局部性和空間局部性。時(shí)間局部性是指如果一個(gè)存儲(chǔ)單元被訪問(wèn)，則可能該單元會(huì)很快被再次訪問(wèn)。這是因?yàn)槌绦虼嬖谥h(huán)。空間局部性是指如果一個(gè)存儲(chǔ)單元被訪問(wèn)，則該單元鄰近的單元也可能很快被訪問(wèn)。這是因?yàn)槌绦蛑写蟛糠种噶钍琼樞虼鎯?chǔ)、執(zhí)行的，數(shù)據(jù)一般也是簇聚地存儲(chǔ)在一起的。,1.程序的局部性原理,.,高速緩沖技術(shù)就是把程序中正在使用的部分存放在一個(gè)高速的容量較小的Cache中，使CPU的訪存操作大多數(shù)針對(duì)Cache進(jìn)行，從而使程序的執(zhí)行速度大大提高。,.,Cache和主存都被分成若干個(gè)大小相等的塊，每塊由若干字節(jié)組成。Cache中保存的信息只是主存中最急需執(zhí)行的若干塊的副本。若需要訪問(wèn)的塊在cache中，稱(chēng)為cache命中。命中率越高越好。,2.Cache的基本結(jié)構(gòu),.,1.Cache的讀操作當(dāng)CPU發(fā)出讀請(qǐng)求時(shí)，如果Cache命中，就直接對(duì)Cache進(jìn)行讀操作，與主存無(wú)關(guān)；如果Cache不命中，則仍需訪問(wèn)主存，并把該塊信息一次從主存調(diào)入Cache內(nèi)。若此時(shí)Cache已滿(mǎn)，則須根據(jù)某種替換算法，用這個(gè)塊替換掉Cache中原來(lái)的某塊信息。,5.7.2Cache的讀寫(xiě)操作,.,由于Cache中保存的只是主存的部分副本，因此要保證這些副本與主存中的內(nèi)容保持一致。當(dāng)CPU發(fā)出寫(xiě)請(qǐng)求時(shí)：如果Cache命中，有可能會(huì)遇到Cache與主存中的內(nèi)容不一致的問(wèn)題。處理的方法有：寫(xiě)直達(dá)法和寫(xiě)回法。如果寫(xiě)Cache不命中，就直接把信息寫(xiě)入主存。,2.Cache的寫(xiě)操作,.,主存中程序如何裝入Cache中？1.全相聯(lián)映像主存中任何一個(gè)塊均可以映像裝入到Cache中任何一個(gè)塊的位置上。特點(diǎn)：靈活，Cache的塊沖突概率最低、空間利用率最高，但是地址變換速度慢，而且成本高，實(shí)現(xiàn)起來(lái)比較困難。,5.7.3地址映象,.,全相聯(lián)映像,圖5-29(a)全相聯(lián)映像,.,主存中的每一個(gè)塊只能被放置到Cache中惟一的一個(gè)指定位置，若這個(gè)位置已有內(nèi)容，則原來(lái)的塊將無(wú)條件地被替換出去。優(yōu)點(diǎn)：最簡(jiǎn)單的地址映象方式，成本低，易實(shí)現(xiàn)，地址變換速度快，沒(méi)有替換的問(wèn)題缺點(diǎn)：不夠靈活，Cache的塊沖突概率最高、空間利用率最低。,2.直接映像,.,直接映像,圖5-29(b)直接映像,.,將主存空間按Cache大小等分成區(qū)后，再將Cache空間和主存空間中的每一區(qū)都等分成大小相同的組。組間采取直接映像，而組內(nèi)采取全相聯(lián)映像。組相聯(lián)映像實(shí)際上是全相聯(lián)映像和直接映像的折衷方案，所以其優(yōu)點(diǎn)和缺點(diǎn)介于全相聯(lián)和直接映像方式的優(yōu)缺點(diǎn)之間。,3.組相聯(lián)映像,.,組相聯(lián)映像,圖5-29(c)組相聯(lián)映像,.,1.隨機(jī)算法完全不管Cache塊過(guò)去、現(xiàn)在及將來(lái)的使用情況，簡(jiǎn)單地根據(jù)一個(gè)隨機(jī)數(shù)，選擇一塊替換掉。2.先進(jìn)先出（FIFO）算法按調(diào)入Cache的先后決定淘汰的順序。這種方法要求為每塊做一記錄，記下它們進(jìn)入Cache的先后次序。優(yōu)點(diǎn)：容易實(shí)現(xiàn)，而且系統(tǒng)開(kāi)銷(xiāo)小。缺點(diǎn)：可能會(huì)把一些需要經(jīng)常使用的程序塊替換掉。,5.7.4替換算法,.,3.近期最少使用（LRU）算法把CPU近期最少使用的塊作為被替換的塊。這種替換方法需要隨時(shí)記錄Cache中各塊的使用情況，以便確定哪個(gè)塊是近期最少使用的塊。LRU算法相對(duì)合理，但實(shí)現(xiàn)起來(lái)比較復(fù)雜，系統(tǒng)開(kāi)銷(xiāo)較大。通常需要對(duì)每一塊設(shè)置一個(gè)稱(chēng)為“年齡計(jì)數(shù)器”的硬件或軟件計(jì)數(shù)器，用以記錄其被使用的情況。,.,虛擬存儲(chǔ)器由主存儲(chǔ)器和聯(lián)機(jī)工作的輔助存儲(chǔ)器（通常為磁盤(pán)存儲(chǔ)器）共同組成，這兩個(gè)存儲(chǔ)器在硬件和系統(tǒng)軟件的共同管理下工作，對(duì)于應(yīng)用程序員，可以把它們看作是一個(gè)單一的存儲(chǔ)器。,5.8虛擬存儲(chǔ)器,.,虛擬存儲(chǔ)器將主存或輔存的地址空間統(tǒng)一編址，形成一個(gè)龐大的存儲(chǔ)空間。