TMSC結(jié)構(gòu)與工作原理學(xué)習(xí)課程

1、主要內(nèi)容DSP芯片組成中央處理器總線結(jié)構(gòu)存儲(chǔ)系統(tǒng)片內(nèi)外設(shè)和引腳中斷系統(tǒng)第1頁/共111頁第一頁，編輯于星期日：點(diǎn) 四十八分。DSP的硬件結(jié)構(gòu)特點(diǎn)運(yùn)算速度快組成CPU存儲(chǔ)器系統(tǒng)片內(nèi)外設(shè)其他功能模塊第2頁/共111頁第二頁，編輯于星期日：點(diǎn) 四十八分。C54x芯片的基本結(jié)構(gòu)CPU片內(nèi)存儲(chǔ)器串行通信接口PLLJTAGHPI通用I/0口中斷系統(tǒng)Timer其他硬件電路可編程分區(qū)轉(zhuǎn)換邏輯軟件可編程等待狀態(tài)發(fā)生器第3頁/共111頁第三頁，編輯于星期日：點(diǎn) 四十八分。TMS320C5416的硬件結(jié)構(gòu)框圖JTAG 測(cè)試/仿真接口McBSP1McBSP2McBSP3Clock PLL Generator HPI

2、GP I/OS/W WaitstateGenerator64KW 單訪問RAM 64KW 雙訪問RAM 16KW ROMCPUTimerPeripheral BusProgram/Data BusesDMA電源管理第4頁/共111頁第四頁，編輯于星期日：點(diǎn) 四十八分。中央處理器CPU40位算術(shù)邏輯運(yùn)算單元ALU40位累加器A和B桶形移位寄存器，支持-16至31移動(dòng)范圍乘法/累加器16位暫存器T16位傳輸寄存器TRN比較、選擇和存儲(chǔ)單元CSSU指數(shù)編碼器CPU狀態(tài)和控制寄存器。第5頁/共111頁第五頁，編輯于星期日：點(diǎn) 四十八分。系統(tǒng)控制接口程序地址產(chǎn)生器PAGEN數(shù)據(jù)地址產(chǎn)生器DAGEN存 儲(chǔ)

3、 器 和外部接口DMA控制器片內(nèi)外設(shè)PABPBCABCBDABDBEABEB乘法/加法器算 術(shù) 邏 輯單元ALU指數(shù)編碼器CPU狀態(tài)控制寄存器桶 形 移 位寄存器比較、選擇和存儲(chǔ)單元累加器B累加器ACPU第6頁/共111頁第六頁，編輯于星期日：點(diǎn) 四十八分。CPU狀態(tài)和控制寄存器 狀態(tài)寄存器0（ST0）狀態(tài)寄存器1（ST1）處理器工作模式狀態(tài)寄存器（PMST）由于三個(gè)寄存器都是存儲(chǔ)器映射的，他們都能存儲(chǔ)到數(shù)據(jù)存儲(chǔ)器或從數(shù)據(jù)存儲(chǔ)器中獲得。它們也能用子程序或中斷服務(wù)子程序（ISR）保存或恢復(fù)。 第7頁/共111頁第七頁，編輯于星期日：點(diǎn) 四十八分。 1狀態(tài)寄存器0（ST0）:15 13121110

4、98 0ST0：ARPTCCOVAOVBDP第8頁/共111頁第八頁，編輯于星期日：點(diǎn) 四十八分。2狀態(tài)寄存器1 (ST1):1514131211109876540BRAF CPLXFHMINTM0OVM SXM C16 FRCT CMPTASMBRAFCPLXFHMINTM0OVM SXMC16FRCTCMPTASMBRAFCPLXFHMINTM0OVM SXMC16FRCTCMPTASM第9頁/共111頁第九頁，編輯于星期日：點(diǎn) 四十八分。 3工作方式狀態(tài)寄存器PMST:SSTSMULCLKOFFDROMAVISOVLYMP/MCIPTR0123456157第10頁/共111頁第十頁，編輯

5、于星期日：點(diǎn) 四十八分。IPTR：用來指示中斷向量所駐留的128字程序地置；MP/MC：用來確定是否允許使用片內(nèi)ROM OVLY：用來決定片內(nèi)DARAM是否映射到程序空間。 AVIS：用來決定是否可以從器件地址引腳線看到內(nèi)部程序空間地址線；DROM：用來決定片內(nèi)程序存儲(chǔ)器是否可以映射到數(shù)據(jù)空間；CLKOFF：用來決定時(shí)鐘輸出引腳CLKOUT是否有信號(hào)輸出；SMUL：用來決定乘法結(jié)果是否需要進(jìn)行飽和處理； SST：用來決定累加器中的數(shù)據(jù)在存儲(chǔ)到存儲(chǔ)器之前，是否需要飽和處理。第11頁/共111頁第十一頁，編輯于星期日：點(diǎn) 四十八分。算術(shù)邏輯運(yùn)算單元 40位ALU（Arithmetic Logic

6、Unit）配合累加器A和B，執(zhí)行算術(shù)、邏輯運(yùn)算、布爾運(yùn)算功能，絕大多數(shù)算術(shù)邏輯運(yùn)算指令都在一個(gè)周期內(nèi)完成。一個(gè)運(yùn)算操作在ALU執(zhí)行后，運(yùn)算的結(jié)果一般被送到累加器A或B中（執(zhí)行存儲(chǔ)操作指令A(yù)DDM、ANDM、ORM、XORM除外）第12頁/共111頁第十二頁，編輯于星期日：點(diǎn) 四十八分。算術(shù)邏輯運(yùn)算單元ALU累加器A累加器B數(shù)據(jù)總線CB15-CB0數(shù)據(jù)總線DB15-DB0乘法/累加單元（MAC）輸出符號(hào)控制符號(hào)控制轉(zhuǎn)移輸出（40）ADD *AR1，A第13頁/共111頁第十三頁，編輯于星期日：點(diǎn) 四十八分。ALU的輸入移位器輸出（32位或16位數(shù)據(jù)存儲(chǔ)器操作數(shù)或者移位后累加器的值）。數(shù)據(jù)總線DB

7、的數(shù)據(jù)存儲(chǔ)器操作數(shù)。Y端的輸入來自下列3個(gè)方向中的一個(gè)：累加器A或B。數(shù)據(jù)總線CB的數(shù)據(jù)存儲(chǔ)器操作數(shù)。T寄存器的數(shù)據(jù)ALU的輸出ALU的輸出為40位，被送入累加器A或B。第14頁/共111頁第十四頁，編輯于星期日：點(diǎn) 四十八分。 ALU溢出處理 和ST1中的OVM有關(guān). 發(fā)生溢出時(shí)后，溢出標(biāo)志位OVA或OVB置位，直到復(fù)位或執(zhí)行溢出條件指令時(shí)恢復(fù)。 ALU進(jìn)位位 ALU的進(jìn)位位C受大多數(shù)算術(shù)指令影響（包括循環(huán)和移位指令）。進(jìn)位位可以用來支持?jǐn)U展精度的算術(shù)運(yùn)算。進(jìn)位位不受累加器裝載、邏輯運(yùn)算、其他非算術(shù)指令或控制指令影響，所以它還可以用來進(jìn)行溢出管理。 根據(jù)進(jìn)位位的值，可以利用條件操作指令C和N

8、C來進(jìn)行分支轉(zhuǎn)移、調(diào)用或返回操作。利用指令RSBX、SSBX或硬件復(fù)位來對(duì)進(jìn)位位置位。第15頁/共111頁第十五頁，編輯于星期日：點(diǎn) 四十八分。 雙16位算術(shù)運(yùn)算 CPU狀態(tài)寄存器ST1的C16如果處于置位狀態(tài)，用戶就可以讓ALU在單周期內(nèi)進(jìn)行特殊的雙16位算術(shù)運(yùn)算，即進(jìn)行兩次16位加法或兩次16位減法。 舉例 DADST Lmen，dst；C16=1 則：；Lmem（31至16）+Tdst（39至16）；Lmem（15至0）-Tdst （15至0）；C16=0 則：；dst=Lmem+（TA（150）；則A（3116）-*AR1，；TRN左移1位，0-TRN（0），0-TC ；否則A（150

9、）-*AR1，TRN左移1位，；1-TRN（0），1-TC,TRN狀態(tài)轉(zhuǎn)移寄存器，TC測(cè)試控制寄存器If (M1+D1)(M2+D2)then N1= M1+D1Else N1= M2+D2D1D2M1(尺度1)M2(尺度2)2*J2*J+1N1JN2J+8D1D2第26頁/共111頁第二十六頁，編輯于星期日：點(diǎn) 四十八分。指數(shù)編碼器 指數(shù)編碼器是一個(gè)在單周期內(nèi)完成EXP指令的專用硬件，其結(jié)構(gòu)如圖2.8所示。該指令獲得累加器中的指數(shù)值并以二進(jìn)制補(bǔ)碼的形式（-8至31）把它存儲(chǔ)到T中。為消除多余符號(hào)位而將累加器中的數(shù)值左移，其左移的位數(shù)和累加器指數(shù)值冗于符號(hào)位-8有關(guān)，當(dāng)累加器的值超過32位時(shí)，

10、這個(gè)結(jié)果為負(fù)數(shù)。EXP指數(shù)編碼器ABT寄存器第27頁/共111頁第二十七頁，編輯于星期日：點(diǎn) 四十八分。舉例EXP A ； T把累加器A的指數(shù)TST T，EXPONENT ；保存指數(shù)（T）到數(shù)據(jù)存儲(chǔ)區(qū)NORM A ；歸一化寄存器A，依靠T的值移動(dòng)累加器A的值若：40位累加器A中的定點(diǎn)數(shù)FF FFFF F001則：11111111 111111111111111111110000000000011111 1111 1000 0000 0000 1000 0000 0000 0000 0000則：T=27-8=19則：Norm A ； 需要左移19位，結(jié)果如下第28頁/共111頁第二十八頁，編輯于

11、星期日：點(diǎn) 四十八分?？偩€結(jié)構(gòu) C54x系列DSP的總線結(jié)構(gòu)是由8條16位總線構(gòu)成（4條程序/數(shù)據(jù)總線和4條地址總線）。 程序總線PB：傳送來自程序存儲(chǔ)器的指令和立即數(shù)。 數(shù)據(jù)總線CB、DB、EB：連接各個(gè)功能單元，如CPU、數(shù)據(jù)地址產(chǎn)生邏輯、程序地址產(chǎn)生邏輯、片內(nèi)外設(shè)和數(shù)據(jù)存儲(chǔ)器。CB、DB傳送來自數(shù)據(jù)存儲(chǔ)器被讀取的立即數(shù)，EB傳送被寫到存儲(chǔ)器去的數(shù)據(jù)。 地址總線PAB、CAB、DAB、EAB傳送執(zhí)行指令所需要的地址。 第29頁/共111頁第二十九頁，編輯于星期日：點(diǎn) 四十八分?？偩€結(jié)構(gòu)圖：Program A/D Bus (P)Data Read A/D Bus (D)Data Read A

12、/D Bus (C)Data Write A/D Bus (E)ExtlMemI/FADInternalMemoryExternalMemoryExternal: 1 access / cycleup to 8M words programInternal: Up to 4 accesses / cycle第30頁/共111頁第三十頁，編輯于星期日：點(diǎn) 四十八分。第31頁/共111頁第三十一頁，編輯于星期日：點(diǎn) 四十八分。存儲(chǔ)器 普通存儲(chǔ)器的概念 ROM和RAM 存儲(chǔ)器的計(jì)算 通常來說，存儲(chǔ)器的容量是和它的地址線和數(shù)據(jù)線有關(guān)的。在地址線、數(shù)據(jù)線不復(fù)用的情況下，比如10根地址線8根數(shù)據(jù)線組成的存

13、儲(chǔ)器，通常的存儲(chǔ)容量就是8bit，即尋址空間為1024，存儲(chǔ)容量為1K字節(jié)；又如16根地址線16根數(shù)據(jù)線組成的存儲(chǔ)器，通常的存儲(chǔ)容量就是16bit，即尋址空間為8K，存儲(chǔ)容量為8K字 第32頁/共111頁第三十二頁，編輯于星期日：點(diǎn) 四十八分。64K Words的DARAM （雙訪問RAM）p 每一塊，被分成塊，由低地址開始記作DARAM0DARAM7p 在同一塊內(nèi)一個(gè)指令周期支持兩個(gè)操作64K Words的SARAM （單訪問RAM）p 每一塊，被分成塊，由低地址開始記作SARAM0SARAM7p在同一塊內(nèi)一個(gè)指令周期僅支持一個(gè)操作，但支持一個(gè)指令周期同時(shí)對(duì)不同的塊完成兩個(gè)操作 16K Wo

14、rds的ROMp 掩模ROM，只能讀不能寫TMS320VC5416 DSP的內(nèi)部存儲(chǔ)資源第33頁/共111頁第三十三頁，編輯于星期日：點(diǎn) 四十八分。第34頁/共111頁第三十四頁，編輯于星期日：點(diǎn) 四十八分。 片內(nèi)ROM內(nèi)容 C54x器件提供了各種ROM尺寸（2K字、4K字、16K字、28K字、48K字）。片內(nèi)ROM引導(dǎo)區(qū)2K字（F800H-FFFFH）范圍內(nèi)一般包含下列內(nèi)容，具體型號(hào)內(nèi)容可以見相應(yīng)芯片文檔。 自舉加載程序，可從串口、外部存儲(chǔ)器、I/O端口、主機(jī)接口加載。 256字律擴(kuò)展表 256字A律擴(kuò)展表 256正弦函數(shù)查值表 中斷向量表第35頁/共111頁第三十五頁，編輯于星期日：點(diǎn) 四

15、十八分。用戶代碼保留中斷向量表自舉引導(dǎo)程序256字律擴(kuò)展表256字A律擴(kuò)展表256正弦函數(shù)查值表保留中斷向量表第36頁/共111頁第三十六頁，編輯于星期日：點(diǎn) 四十八分。TMS320VC5416 DSP 的存儲(chǔ)空間 以TMS320VC5416 DSP為例數(shù)據(jù)空間p 支持16位地址和16位數(shù)據(jù)寬度p訪問空間為21616bit64K Words 程序空間p 支持23位地址和16位數(shù)據(jù)寬度p 分成27128頁 64K Words的程序空間 IO空間p 支持16位地址和16位數(shù)據(jù)寬度，固定片外尋址p訪問空間為21616bit64K Wordsp PortR和PortW兩條匯編指令用于IO空間訪問第37

16、頁/共111頁第三十七頁，編輯于星期日：點(diǎn) 四十八分。I/O存儲(chǔ)空間 C54x DSP除了程序存儲(chǔ)空間和數(shù)據(jù)存儲(chǔ)空間外，還提供I/O存儲(chǔ)空間。I/O存儲(chǔ)空間64K字尋址范圍（0000H-FFFFH），僅僅存在片外。芯片通過2條指令PORTR、PORTW來訪問這個(gè)空間。訪問時(shí)，讀時(shí)序和讀程序存儲(chǔ)空間、數(shù)據(jù)存儲(chǔ)空間不同，它是訪問獨(dú)立的I/O映射設(shè)備而不是存儲(chǔ)器。 I/O空間還有兩個(gè)專用I/O管腳BIO和XF。分支轉(zhuǎn)移控制輸入引腳BIO用來監(jiān)控外圍設(shè)備，決定分支轉(zhuǎn)移的去向，以替代中斷，不干擾對(duì)時(shí)間要求苛刻的循環(huán)。外部標(biāo)志輸出引腳XF可以向外部設(shè)備發(fā)信號(hào)，以控制外部設(shè)備工作。第38頁/共111頁第三十

17、八頁，編輯于星期日：點(diǎn) 四十八分。TMS320VC5416 DSP的存儲(chǔ)空間映射 由處理器工作方式與狀態(tài)寄存器PMST控制p 具體由MP/MC、OVLY、DROM三個(gè)位控制第39頁/共111頁第三十九頁，編輯于星期日：點(diǎn) 四十八分。地址第0頁程序存儲(chǔ)器地址第0頁程序存儲(chǔ)器地址數(shù)據(jù)存儲(chǔ)器0000H007FH保留（OVLY=1）外部使用（OVLY=0）0000H007FH保留（OVLY=1）外部（OVLY=0）0000H005FH存儲(chǔ)器映射寄存器0060H007FHScratch-PadRAM0080H7FFFH片內(nèi)DAAM0-3（OVLY=1）外部使用（OVLY=0）0080H7FFFH片內(nèi)DA

18、RAM0-3（OVLY=1）外部使用（OVLY=0）0080H7FFFH片內(nèi)DARAM0-3（32K16位）8000H0FF7FH外部使用8000H0BFFFH外部使用8000H0FFFFH片內(nèi)DARAM4-7（DROM=1）或者片外（DROM=0）C000H0FEFFH片內(nèi)ROM（4K16位）0FF80H0FFFFH中斷（片外）0FF00H0FF7FH保留0FF80H0FFFFH中斷（片內(nèi)）MP/MC=1微處理器模式MP/MC=0微計(jì)算機(jī)模式第40頁/共111頁第四十頁，編輯于星期日：點(diǎn) 四十八分。擴(kuò)展的程序存儲(chǔ)器映射 第41頁/共111頁第四十一頁，編輯于星期日：點(diǎn) 四十八分。擴(kuò)展的程序存

19、儲(chǔ)器映射(續(xù)) 第42頁/共111頁第四十二頁，編輯于星期日：點(diǎn) 四十八分。XPC =第43頁/共111頁DARAM03塊DARAM03塊(0 x0000(0 x00000 x007F保留)0 x007F保留)第四十三頁，編輯于星期日：點(diǎn) 四十八分。第44頁/共111頁第四十四頁，編輯于星期日：點(diǎn) 四十八分。第45頁/共111頁第四十五頁，編輯于星期日：點(diǎn) 四十八分。片內(nèi)外設(shè) DSP片內(nèi)外設(shè)是集成在芯片內(nèi)部的外部設(shè)備. 外部設(shè)備在片內(nèi)主要有以下優(yōu)點(diǎn) 片內(nèi)外設(shè)訪問速度快 簡(jiǎn)化電路的設(shè)計(jì) 提供一些必須的特殊功能.這些特殊功能必須以片內(nèi)外設(shè)的方式來實(shí)現(xiàn),如JTAG口,等待狀態(tài)發(fā)生器等CPU核對(duì)片內(nèi)外

20、設(shè)的訪問是通過對(duì)相應(yīng)的控制寄存器的訪問來完成的.第46頁/共111頁第四十六頁，編輯于星期日：點(diǎn) 四十八分。片內(nèi)外設(shè) 軟件可編程等待狀態(tài)發(fā)生器可編程分區(qū)轉(zhuǎn)換邏輯1個(gè)主機(jī)接口HPI3個(gè)多通道緩沖串行口McBSPs DMA控制器1個(gè)硬件定時(shí)器帶鎖相環(huán)的時(shí)鐘發(fā)生器PLL第47頁/共111頁第四十七頁，編輯于星期日：點(diǎn) 四十八分。軟件可編程等待狀態(tài)發(fā)生器 它能把外部總線周期擴(kuò)展到最多14個(gè)機(jī)器周期，這樣可以方便地與慢速的外部存儲(chǔ)器和I/O設(shè)備接口。 它不需要任何外部硬件，只由軟件完成。 在訪問外部存儲(chǔ)器時(shí)，軟件等待狀態(tài)寄存器SWWR可為每32K字的程序、數(shù)據(jù)存儲(chǔ)單元塊和64K字的I/O空間確定0-14

21、個(gè)等待狀態(tài)第48頁/共111頁第四十八頁，編輯于星期日：點(diǎn) 四十八分。軟件可編程等待狀態(tài)發(fā)生器 軟件可編程等待狀態(tài)發(fā)生器可以通過編程來延長(zhǎng)總線的等待周期，最多可達(dá)到714個(gè)機(jī)器周期。這樣可以方便地使C54x DSP與慢速的片內(nèi)存儲(chǔ)器和I/O器件接口。 若外部器件要求插入的等待周期大于14個(gè)機(jī)器周期時(shí)，可以利用硬件READY線來實(shí)現(xiàn)。 當(dāng)所有的外部器件都配置在0等待狀態(tài)時(shí)，加到等待狀態(tài)發(fā)生器的內(nèi)部時(shí)鐘將被關(guān)斷。器件工作在省電狀態(tài)。第49頁/共111頁第四十九頁，編輯于星期日：點(diǎn) 四十八分。軟件等待狀態(tài)寄存器SWWSR位號(hào)位號(hào)復(fù)位值復(fù)位值功能功能150XPA=0XPA=0，程序存儲(chǔ)空間不擴(kuò)展，程序

22、存儲(chǔ)空間不擴(kuò)展XPA=1XPA=1，程序存儲(chǔ)空間擴(kuò)展，程序存儲(chǔ)空間擴(kuò)展14-12111對(duì)對(duì)0000H0000HFFFFH I/OFFFFH I/O空間空間插入等待狀態(tài)數(shù)空間空間插入等待狀態(tài)數(shù)11-9111對(duì)對(duì)8000H8000HFFFFHFFFFH數(shù)據(jù)空間插入等待狀態(tài)數(shù)數(shù)據(jù)空間插入等待狀態(tài)數(shù)8-6111對(duì)對(duì)0000H0000H7FFFH7FFFH數(shù)據(jù)空間插入等待狀態(tài)數(shù)數(shù)據(jù)空間插入等待狀態(tài)數(shù)5-3111XPA=0XPA=0：XX8000HXX8000HXXFFFFHXXFFFFHXPA=1XPA=1：400000H400000H7FFFFFH7FFFFFH2-0111XPA=0XPA=0：XX0

23、000HXX0000HXX7FFFHXX7FFFHXPA=1XPA=1：000000H000000H3FFFFFH3FFFFFH軟件可編程等待狀態(tài)發(fā)生器第50頁/共111頁第五十頁，編輯于星期日：點(diǎn) 四十八分。軟件等待狀態(tài)控制寄存器SWCR C5416 DSP，除了有一個(gè)軟件等待狀態(tài)寄存器SWWSR外，還有一個(gè)SWCR SWCR中的SWSM位用來確定擴(kuò)展最大的等待周期軟件可編程等待狀態(tài)發(fā)生器第51頁/共111頁第五十一頁，編輯于星期日：點(diǎn) 四十八分?？删幊谭謪^(qū)轉(zhuǎn)換邏輯 可編程分區(qū)轉(zhuǎn)換邏輯允許器件在外部存儲(chǔ)器分區(qū)之間轉(zhuǎn)換時(shí)不需要使用額外的等待狀態(tài)。 在程序空間或數(shù)據(jù)空間內(nèi)，分區(qū)轉(zhuǎn)換邏輯在訪問通過

24、32K字存儲(chǔ)塊邊界時(shí)，自動(dòng)插入一個(gè)周期。第52頁/共111頁第五十二頁，編輯于星期日：點(diǎn) 四十八分。自動(dòng)插入一個(gè)附加周期的情況 當(dāng)對(duì)程序存儲(chǔ)器進(jìn)行一次讀操作后，緊隨其后對(duì)不同的存儲(chǔ)器分區(qū)進(jìn)行另一次程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器讀操作 對(duì)數(shù)據(jù)存儲(chǔ)器進(jìn)行一次讀操作后，再對(duì)一個(gè)不同的存儲(chǔ)器分區(qū)進(jìn)行另一次程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器讀操作 對(duì)C548、C549等器件，一次程序存儲(chǔ)器讀操作后，再對(duì)不同頁程序存儲(chǔ)器進(jìn)行另一次讀操作第53頁/共111頁第五十三頁，編輯于星期日：點(diǎn) 四十八分。HPI主機(jī)接口 C54X的主機(jī)接口（HPI）是一個(gè)8位并行口，是與主設(shè)備或主處理器通信的接口(一般來說是與其他DSP或者單片機(jī)等設(shè)備

25、,即主控方通信)。 信息在C54X和主機(jī)之間通過C54X存儲(chǔ)器進(jìn)行交換。 主機(jī)和C54X都可以訪問HPI控制寄存器。 外部主機(jī)是HPI的主控者，HPI作為一個(gè)外設(shè)與主機(jī)相連，使主機(jī)的訪問操作很容易。 主機(jī)通過專用地址和數(shù)據(jù)寄存器、HPI控制寄存器與HPI通信，另外還會(huì)使用外部數(shù)據(jù)與接口控制信號(hào)。第54頁/共111頁第五十四頁，編輯于星期日：點(diǎn) 四十八分。HPI口數(shù)據(jù)傳輸 HPI作為主機(jī)的一個(gè)外圍設(shè)備，共有8個(gè)外部數(shù)據(jù)線HD0-7，當(dāng)C54x與主機(jī)傳送數(shù)據(jù)時(shí)，HPI能自動(dòng)將外部接口連續(xù)傳來的8位數(shù)組合成16位數(shù)，傳送至C54x。 當(dāng)主機(jī)使用HPI寄存器執(zhí)行一個(gè)數(shù)據(jù)傳輸時(shí)，HPI控制邏輯自動(dòng)執(zhí)行對(duì)

26、一個(gè)專用2K字的C54x內(nèi)部的雙訪問RAM的訪問，以完成數(shù)據(jù)處理，然后C54x可以在它的存儲(chǔ)器空間訪問讀寫數(shù)據(jù)。 HPI RAM也可以用做通用的雙尋址數(shù)據(jù)或程序RAMHPI主機(jī)接口第55頁/共111頁第五十五頁，編輯于星期日：點(diǎn) 四十八分。HPI的兩種工作模式 共用尋址模式SAM （常用方式） 主機(jī)和C54x都能尋址HPI存儲(chǔ)器。當(dāng)C54X與主機(jī)的周期發(fā)生沖突時(shí)，則主機(jī)具有尋址優(yōu)先權(quán)，C54x將等待一個(gè)周期 僅主機(jī)尋址模式HOM HPI存儲(chǔ)器只能讓主機(jī)尋址，C54x則處于復(fù)位狀態(tài)或者處于所有內(nèi)部和外部時(shí)鐘都停止工作的IDLE2空轉(zhuǎn)狀態(tài)。因此主機(jī)可以訪問HPI RAM，而C54x處于最小功耗配置

27、。HPI主機(jī)接口第56頁/共111頁第五十六頁，編輯于星期日：點(diǎn) 四十八分。HPI傳輸速度 SAM方式 若HPI每5個(gè)CLKOUT傳送一個(gè)字節(jié)，那么主機(jī)的運(yùn)行頻率可達(dá)F*N/5，F(xiàn)為C54x的CLKOUT頻率，N為主機(jī)每進(jìn)行一次外部尋址的周期數(shù)，通常N是3或4。如C54x的CLKOUT頻率為40M，那么主機(jī)頻率可達(dá)32M或24M。且不插入等待周期。 HOM方式 主機(jī)可以獲得更高的速度每50ns尋址一個(gè)字節(jié)（160MBIT/S），且與C54x的時(shí)鐘速度無關(guān)。HPI主機(jī)接口第57頁/共111頁第五十七頁，編輯于星期日：點(diǎn) 四十八分。HPI與主機(jī)的數(shù)據(jù)線連接 HPI通過8位數(shù)據(jù)總線與主機(jī)交換信息。

28、由于C54X的16位字的結(jié)構(gòu)，主機(jī)與DSP之間的傳輸數(shù)據(jù)必須包含兩個(gè)連續(xù)的字節(jié)。 專用的HBIL腳用來確定傳輸?shù)氖堑谝粋€(gè)還是第二個(gè)字節(jié) HPI控制寄存器HPIC的BOB位決定第一個(gè)或第二個(gè)字節(jié)，放置在16位字的高8位，而主機(jī)不必破壞兩個(gè)字節(jié)的訪問順序。如果字節(jié)的傳輸順序被破壞，則數(shù)據(jù)可能會(huì)丟失，產(chǎn)生不可預(yù)測(cè)的結(jié)果HPI主機(jī)接口第58頁/共111頁第五十八頁，編輯于星期日：點(diǎn) 四十八分。HPI管腳信號(hào)名稱 HAS：地址選通信號(hào) HCS：片選信號(hào) HD0-HD7：數(shù)據(jù)總線 HRDY：HPI準(zhǔn)備好端 HCNTL0、HCNTL1：主機(jī)控制信號(hào) HDS1、HDS2：數(shù)據(jù)選通信號(hào) HINT：HPI中斷輸出

29、信號(hào) HBIL：字節(jié)識(shí)別信號(hào) HR/W：讀寫信號(hào)HPI主機(jī)接口第59頁/共111頁第五十九頁，編輯于星期日：點(diǎn) 四十八分。HAS信號(hào) 地址選通信號(hào)。 若主機(jī)的地址和數(shù)據(jù)是一條多路總線，則HAS與主機(jī)的ALE引腳相連。在HAS的下降沿，鎖存HBIL、HCNT0/1和HR/W信號(hào)；若主機(jī)的地址和數(shù)據(jù)線是分開的，則HAS接高電平，此時(shí)由HDS1、HDS2或HCS中最遲的下降沿鎖存HBIL、HCNTL01和HR/W信號(hào) 若地址和數(shù)據(jù)總線非復(fù)用時(shí)，接高電平。HPI主機(jī)接口第60頁/共111頁第六十頁，編輯于星期日：點(diǎn) 四十八分。HCS信號(hào) 片選信號(hào)。 作為HPI的使能輸入端，在每次尋址期間必須為低電平，

30、而兩次尋址之間也可以停留在低電平 連接到主機(jī)的地址線或控制線HPI主機(jī)接口第61頁/共111頁第六十一頁，編輯于星期日：點(diǎn) 四十八分。HRDY信號(hào) HPI準(zhǔn)備好端。 連接到主機(jī)的異步準(zhǔn)備好端 高電平表示HPI已準(zhǔn)備好執(zhí)行一次數(shù)據(jù)傳送；低電平表示HPI正忙于完成當(dāng)前事務(wù)。HPI主機(jī)接口第62頁/共111頁第六十二頁，編輯于星期日：點(diǎn) 四十八分。HCNTL0、HCNTL1信號(hào) 連接到主機(jī)的地址或控制信號(hào)HCNTL0HCNTL0HCNTL1HCNTL1說明說明0 00 0主機(jī)可以讀寫主機(jī)可以讀寫HPICHPIC寄存器寄存器0 01 1主機(jī)可以讀寫主機(jī)可以讀寫HPIDHPID寄存器。每讀寄存器。每讀1

31、 1次，次，HPIAHPIA事事后增后增1 1；每寫；每寫1 1次，次，HPIAHPIA事先增事先增1 11 10 0主機(jī)可以讀主機(jī)可以讀/ /寫寫HPIAHPIA寄存器。這個(gè)寄存器指向寄存器。這個(gè)寄存器指向C54xC54x的片內(nèi)的片內(nèi)RAMRAM1 11 1主機(jī)可以讀主機(jī)可以讀/ /寫寫HPIDHPID寄存器。寄存器。HPIAHPIA寄存器不受寄存器不受影響影響HPI主機(jī)接口第63頁/共111頁第六十三頁，編輯于星期日：點(diǎn) 四十八分。HDS1、HDS2信號(hào) 數(shù)據(jù)選通信號(hào) 連接到主機(jī)的讀選通和寫選通或數(shù)據(jù)選通端 在主機(jī)尋址HPI周期內(nèi)，控制HPI數(shù)據(jù)的傳送。HDS1和HDS2與HAS一起產(chǎn)生內(nèi)

32、部選通信號(hào)HPI主機(jī)接口第64頁/共111頁第六十四頁，編輯于星期日：點(diǎn) 四十八分。HINT信號(hào) HPI中斷輸出信號(hào) 連接到主機(jī)的中斷輸入端 受HPIC寄存器中的HINT位控制。當(dāng)C54X復(fù)位時(shí)為高電平。HPI主機(jī)接口第65頁/共111頁第六十五頁，編輯于星期日：點(diǎn) 四十八分。HBIL信號(hào) 字節(jié)識(shí)別信號(hào) 連接到主機(jī)的地址或控制線 識(shí)別主機(jī)傳送過來的是第一個(gè)字節(jié)還是第2個(gè)字節(jié) HBIL=0，第1個(gè)字節(jié) HBIL=1，第2個(gè)字節(jié) 第一個(gè)字節(jié)是高字節(jié)還是低字節(jié)，由HPIC寄存器中BOB位決定HPI主機(jī)接口第66頁/共111頁第六十六頁，編輯于星期日：點(diǎn) 四十八分。HR/W信號(hào) 讀寫信號(hào) 連接到主機(jī)的

33、讀/寫選通、地址線或多路地址/數(shù)據(jù) 高電平表示主機(jī)讀HPI，低電平表示寫HPI。若主機(jī)沒有讀寫信號(hào)，可用一根地址線代替。HPI主機(jī)接口第67頁/共111頁第六十七頁，編輯于星期日：點(diǎn) 四十八分。HPI寄存器 HPI控制寄存器HPIC HPI控制寄存器為16位寄存器，用來控制HPI的操作 HPI地址寄存器HPIA HPI地址寄存器，主機(jī)直接訪問該寄存器 HPI數(shù)據(jù)寄存器HPID。 HPI數(shù)據(jù)寄存器，只能由主機(jī)直接訪問，包含從HPI存儲(chǔ)器讀出的數(shù)據(jù)，或者要寫到HPI寄存器的數(shù)據(jù)。HPI主機(jī)接口第68頁/共111頁第六十八頁，編輯于星期日：點(diǎn) 四十八分。HPI的寄存器訪問 兩個(gè)控制輸入（HCNTL0

34、和HCNTL1）表示哪個(gè)HPI寄存器被訪問。這兩個(gè)輸入與HBIL一起由主機(jī)地址總線驅(qū)動(dòng)。 使用HCNTL0/1輸入，主機(jī)可以指定對(duì)HPI寄存器的訪問：HPI控制寄存器HPIC、HPI地址寄存器HPIA、HPI數(shù)據(jù)寄存器HPID。HPIA可以使用自動(dòng)增尋址方式訪問HPIA。 通過寫HPIC，主機(jī)可以中斷C54X，并且HINT輸出可以被C54X用來中斷主機(jī)。HPI主機(jī)接口第69頁/共111頁第六十九頁，編輯于星期日：點(diǎn) 四十八分。第70頁/共111頁第七十頁，編輯于星期日：點(diǎn) 四十八分。C54x串行口標(biāo)準(zhǔn)同步串口SP 帶緩沖的串行口BSP 時(shí)分復(fù)用串口TDM 多通道緩沖串口McBSP第71頁/共1

35、11頁第七十一頁，編輯于星期日：點(diǎn) 四十八分。標(biāo)準(zhǔn)同步串行口SP的連接圖C54X DX FSX CLKX C54XDRFSRCLKR第72頁/共111頁第七十二頁，編輯于星期日：點(diǎn) 四十八分。ADS1178 AD第73頁/共111頁第七十三頁，編輯于星期日：點(diǎn) 四十八分。McBSP 的接收時(shí)序第74頁/共111頁第七十四頁，編輯于星期日：點(diǎn) 四十八分。緩沖串行口在標(biāo)準(zhǔn)同步串行口的基礎(chǔ)上增加了一個(gè)自動(dòng)緩沖單元 ABU全雙工、雙緩沖，允許連續(xù)數(shù)據(jù)流ABU利用獨(dú)立于CPU的專用總線，讓串行口直接讀/寫C54x的片內(nèi)存儲(chǔ)器。這樣可以使串行口處理事務(wù)的開銷最小，并能提高效率。 BSP有兩種工作方式非緩沖

36、方式和自動(dòng)緩沖方式。當(dāng)工作在非緩沖方式下時(shí)，其數(shù)據(jù)傳輸和標(biāo)準(zhǔn)同步串行口一樣；當(dāng)工作在自動(dòng)緩沖方式下時(shí)，串行口直接與C54x 片內(nèi)存儲(chǔ)器進(jìn)行16位數(shù)據(jù)傳輸。 帶緩沖的串行口BSP 第75頁/共111頁第七十五頁，編輯于星期日：點(diǎn) 四十八分。TDM將時(shí)間分成時(shí)間段，按時(shí)間段順序周期性地與不同器件通信。時(shí)分復(fù)用串行口TDM 第76頁/共111頁第七十六頁，編輯于星期日：點(diǎn) 四十八分。多通道緩沖串行口McBSP是基于標(biāo)準(zhǔn)同步串行口的，允許直接與C54x/LC54x器件、編碼設(shè)備或其他設(shè)備相連，它具有如下特點(diǎn) 全雙工通信雙緩沖數(shù)據(jù)寄存器，允許連續(xù)數(shù)據(jù)流獨(dú)立的接收/發(fā)送時(shí)鐘和幀信號(hào)支持T1/E1、MVIP

37、、ST-BUS、IOM-2、AC97、IIS、SPI和一般的串行外設(shè)高達(dá)128個(gè)通道的多通道傳輸包括8、12、16、20、24、32位的寬范圍數(shù)據(jù)位選擇律和A律壓縮對(duì)發(fā)送/接收數(shù)據(jù)時(shí)鐘和幀同步信號(hào)極性可編程內(nèi)部時(shí)鐘和幀信號(hào)可編程多通道緩沖串口McBSP第77頁/共111頁第七十七頁，編輯于星期日：點(diǎn) 四十八分。多通道緩沖串口McBSP第78頁/共111頁第七十八頁，編輯于星期日：點(diǎn) 四十八分。DMA控制器 器件直接內(nèi)存訪問（The device direct memory access，DMA）控制器可以不在CPU干涉的情況下直接進(jìn)行存儲(chǔ)器映射內(nèi)的兩點(diǎn)間的直接傳輸。DMA允許在CPU運(yùn)行的情況

38、下進(jìn)行內(nèi)部存儲(chǔ)器、片內(nèi)外設(shè)、外部器件之間進(jìn)行數(shù)據(jù)移動(dòng)。它有6個(gè)獨(dú)立的可編程通道，允許6個(gè)不同的內(nèi)容進(jìn)行DMA操作。DMA控制器也提供來自主機(jī)接口（HPI-8、HPI-16）需求的利用DMA總線的服務(wù) 第79頁/共111頁第七十九頁，編輯于星期日：點(diǎn) 四十八分。定時(shí)器 C54x片內(nèi)16位定時(shí)器是根據(jù)每個(gè)時(shí)鐘自減，當(dāng)定時(shí)器的計(jì)數(shù)器自減到0時(shí)，一個(gè)定時(shí)中斷就產(chǎn)生了。定時(shí)器能被停止、重新啟動(dòng)、復(fù)位，或通過指定狀態(tài)位進(jìn)行禁止運(yùn)行。 定時(shí)器寄存器組成定時(shí)器寄存器TIM：此寄存器被PRD寄存器的值加載，并隨計(jì)數(shù)減少。定時(shí)器周期寄存器PRD：此寄存器提供TIM數(shù)據(jù)加載。定時(shí)器控制寄存器TCR：此寄存器是定時(shí)器

39、的控制和狀態(tài)寄存器， 第80頁/共111頁第八十頁，編輯于星期日：點(diǎn) 四十八分。定時(shí)器 位名稱復(fù) 位 值保留，總是01512ReservedSoft和Free一起決定在調(diào)試中遇到斷點(diǎn)時(shí)，定時(shí)器的狀態(tài)。(1) Soft=0,Free=0：定時(shí)器立即停止。(2) Soft=1,Free=0：定時(shí)器在計(jì)數(shù)器減到0時(shí)停止工作。(3) Soft=x,Free=1：定時(shí)器無視Soft位，繼續(xù)工作11Soft010Free096PSC定時(shí)器預(yù)定標(biāo)計(jì)數(shù)器值。當(dāng)PSC的值減少到0后，TDDR中的數(shù)據(jù)加載到PSC，TIM減15TRB定時(shí)器重新加載控制位。當(dāng)TRB為1時(shí)，TIM重新裝載PRD的值，PSC重新裝載TD

40、DR的值。TRB總是讀作04TSS0定時(shí)器停止位。T為0時(shí)，啟動(dòng)定時(shí)器；T為1時(shí)，停止定時(shí)器30TDDR0000當(dāng)PSC被減少到0后，PSC被TDDR的值裝載第81頁/共111頁第八十一頁，編輯于星期日：點(diǎn) 四十八分。第82頁/共111頁第八十二頁，編輯于星期日：點(diǎn) 四十八分。 定時(shí)器公式 預(yù)標(biāo)定器PSC根據(jù)CPU提供的時(shí)鐘，每來一個(gè)時(shí)鐘自減1，當(dāng)PSC的值減少到0時(shí)，TDDR的內(nèi)容加載到PSC（當(dāng)系統(tǒng)復(fù)位（RESET輸入信號(hào)有效）或定時(shí)器單獨(dú)復(fù)位（TRB有效）時(shí)，TDDR的內(nèi)容也加載到PSC）；TIM根據(jù)預(yù)標(biāo)定器PSC提供的時(shí)鐘，每來一個(gè)預(yù)標(biāo)定PSC的輸出時(shí)鐘減1，當(dāng)TIM減數(shù)到0后，PRD

41、中的內(nèi)容自動(dòng)加載到TIM（當(dāng)系統(tǒng)復(fù)位或定時(shí)器單獨(dú)復(fù)位時(shí)，PRD的內(nèi)容也加載到TIM中），同時(shí) TIM會(huì)產(chǎn)生一個(gè)定時(shí)器中斷TINT信號(hào)，該信號(hào)被送到CPU和定時(shí)器輸出TOUT管腳。 由此，定時(shí)器的中斷周期 11PRDTDDRCLKTTT第83頁/共111頁第八十三頁，編輯于星期日：點(diǎn) 四十八分。PLL時(shí)鐘發(fā)生器 C54x時(shí)鐘發(fā)生器由內(nèi)部振蕩器和鎖相環(huán)電路構(gòu)成，可通過晶振或外部時(shí)鐘驅(qū)動(dòng)。鎖相環(huán)具有頻率放大和時(shí)鐘信號(hào)提純的作用。利用PLL可以對(duì)時(shí)鐘頻率進(jìn)行鎖定、為芯片提供高穩(wěn)定度的時(shí)鐘信號(hào)，對(duì)外部時(shí)鐘可以進(jìn)行倍頻，使外部時(shí)鐘的周期低于CPU機(jī)器周期，以降低因高速開關(guān)時(shí)鐘引起的高頻噪聲。 當(dāng)前鎖相環(huán)電

42、路有兩種不同的配置方式 一些器件使用硬件配置PLL電路， 另外一些采用軟件編程的方式進(jìn)行配置 第84頁/共111頁第八十四頁，編輯于星期日：點(diǎn) 四十八分。硬件配置PLL模式選擇管腳時(shí)鐘模式CLKMD1CLKMD2CLKMD3選擇1選擇2000外部時(shí)鐘源，PLL3外部時(shí)鐘源，PLL5110外部時(shí)鐘源，PLL2外部時(shí)鐘源，PLL4100內(nèi)部振蕩器，PLL3內(nèi)部振蕩器，PLL5010外部時(shí)鐘源，PLL1.5外部時(shí)鐘源，PLL4.5001外部時(shí)鐘源，頻率除以2外部時(shí)鐘源，頻率除以2111內(nèi)部振蕩器，頻率除以2內(nèi)部振蕩器，頻率除以2101外部時(shí)鐘源，PLL1外部時(shí)鐘源，PLL1011停止模式停止模式第8

43、5頁/共111頁第八十五頁，編輯于星期日：點(diǎn) 四十八分。軟件配置PLL軟件可編程PLL非常靈活，它包括提供時(shí)鐘的各種乘法系數(shù)，能夠直接使能和禁止PLL。它可以鎖定定時(shí)器，用來延遲轉(zhuǎn)換PLL的時(shí)鐘方式，直到鎖定為止。軟件可編程PLL可以通過兩種模式來配置時(shí)鐘輸出PLL模式：輸入時(shí)鐘CLKIN以31個(gè)系數(shù)倍頻，倍頻范圍為0.25至15。DIV模式：輸入時(shí)鐘被分頻，分頻范圍為2或4。當(dāng)采用DIV模式時(shí)，所有的模擬電路、包括PLL電路是被禁止的以達(dá)到減少功耗的目的。 第86頁/共111頁第八十六頁，編輯于星期日：點(diǎn) 四十八分。CLKMOD寄存器初始化值為0 x9007CLKMOD寄存器初始化值為0 x

44、77F7第87頁/共111頁第八十七頁，編輯于星期日：點(diǎn) 四十八分。外部引腳 數(shù)據(jù)信號(hào) 初始化，中斷和復(fù)位 多處理信號(hào) 存儲(chǔ)控制信號(hào) 時(shí)鐘信號(hào) 多通道緩沖串口0、1、2信號(hào) 主機(jī)接口信號(hào) 電源管腳 測(cè)試管腳 第88頁/共111頁第八十八頁，編輯于星期日：點(diǎn) 四十八分。第89頁/共111頁第八十九頁，編輯于星期日：點(diǎn) 四十八分。第90頁/共111頁第九十頁，編輯于星期日：點(diǎn) 四十八分。 C54x AB150 PS MSTRB R/ W DS IS IOSTRB DB150 DATA CS2 D WE CS1A OE PGMA D CS1 CS2 OE I/O CS1 DCS2WEA OE 第91

45、頁/共111頁第九十一頁，編輯于星期日：點(diǎn) 四十八分。第92頁/共111頁第九十二頁，編輯于星期日：點(diǎn) 四十八分。中斷系統(tǒng) 中斷系統(tǒng)是為計(jì)算機(jī)系統(tǒng)提供實(shí)時(shí)操作、多任務(wù)和多進(jìn)程的關(guān)鍵部件。 中斷信號(hào)的產(chǎn)生 中斷是由硬件驅(qū)動(dòng)或者軟件驅(qū)動(dòng)的信號(hào) 例如由外設(shè)向CPU傳送數(shù)據(jù)（ADC）或外設(shè)向CPU提供數(shù)據(jù)（DAC）的硬件設(shè)備來產(chǎn)生的 定時(shí)器 當(dāng)CPU響應(yīng)中斷時(shí)，將暫時(shí)停止當(dāng)前程序的執(zhí)行，而去執(zhí)行中斷服務(wù)程序ISR第93頁/共111頁第九十三頁，編輯于星期日：點(diǎn) 四十八分。中斷分類 可屏蔽中斷 16個(gè)用戶可屏蔽中斷 非屏蔽中斷 軟件中斷 復(fù)位RS中斷 NMI中斷 第94頁/共111頁第九十四頁，編輯于星

46、期日：點(diǎn) 四十八分。中斷分類 第95頁/共111頁第九十五頁，編輯于星期日：點(diǎn) 四十八分。中斷分類 第96頁/共111頁第九十六頁，編輯于星期日：點(diǎn) 四十八分。中斷寄存器中斷屏蔽寄存器IMR中斷屏蔽寄存器主要是用來屏蔽外部或內(nèi)部中斷。如果CPU狀態(tài)寄存器中的INTM位為0且IMR寄存器中有一位為1，就開放IMR寄存器中的那一位中斷。RS和NMI都不能被IMR屏蔽。用戶可以讀寫IMR寄存器。 第97頁/共111頁第九十七頁，編輯于星期日：點(diǎn) 四十八分。中斷寄存器中斷標(biāo)志寄存器IFR中斷標(biāo)志寄存器是一個(gè)存儲(chǔ)器映射寄存器。當(dāng)一個(gè)中斷出現(xiàn)時(shí)，IFR中相應(yīng)的中斷標(biāo)志位置1，直到此中斷被CPU處理。任何下

47、列事件都會(huì)清除IFR中的中斷標(biāo)志 C54x DSP被硬件復(fù)位中斷觸發(fā)被響應(yīng)一個(gè)1被寫入相應(yīng)的尚未處理的IFR中斷標(biāo)志位使用相應(yīng)中斷號(hào)INTR指令被執(zhí)行第98頁/共111頁第九十八頁，編輯于星期日：點(diǎn) 四十八分。中斷處理步驟接受中斷請(qǐng)求 應(yīng)答中斷 執(zhí)行中斷服務(wù)程序ISR第99頁/共111頁第九十九頁，編輯于星期日：點(diǎn) 四十八分。接收中斷請(qǐng)求 一個(gè)中斷由硬件或軟件指令請(qǐng)求。 當(dāng)產(chǎn)生一個(gè)中斷時(shí)，IFR寄存器中的相應(yīng)的中斷標(biāo)志位被置1。不管中斷是否被處理器應(yīng)答，該標(biāo)志位都會(huì)置1。當(dāng)相應(yīng)的中斷響應(yīng)后，該標(biāo)志位自動(dòng)清零第100頁/共111頁第一百頁，編輯于星期日：點(diǎn) 四十八分。硬件中斷請(qǐng)求 外部硬件中斷由

48、外部中斷口的信號(hào)發(fā)出請(qǐng)求，而內(nèi)部硬件由片內(nèi)外設(shè)的信號(hào)發(fā)出中斷請(qǐng)求。例如，C54X硬件中斷可以由如下信號(hào)發(fā)出 INT3-INT0管腳 RS和NMI管腳 RINT0、XINT0、RINT1、XINT1串行中斷 TINT定時(shí)器中斷第101頁/共111頁第一百零一頁，編輯于星期日：點(diǎn) 四十八分。軟件中斷請(qǐng)求 INTR INTR指令允許執(zhí)行任何的可屏蔽中斷，包括用戶定義的中斷（從SINT0到SINT30） TRAP TRAP與INTR的不同之處是TRAP啟動(dòng)中斷時(shí)，狀態(tài)寄存器ST1的中斷方式INTM位不受影響。所以在TRAP啟動(dòng)中斷服務(wù)時(shí)，該中斷服務(wù)程序可以被其他硬件中斷所中斷。 RESET 復(fù)位指令可

49、在程序的任何時(shí)候產(chǎn)生，它使處理器返回一個(gè)預(yù)定狀態(tài)，復(fù)位指令影響ST0和ST1寄存器，但對(duì)PMST寄存器沒有影響。第102頁/共111頁第一百零二頁，編輯于星期日：點(diǎn) 四十八分。應(yīng)答中斷 對(duì)于軟件中斷和非屏蔽中斷，CPU將立即響應(yīng)，進(jìn)入相應(yīng)的中斷服務(wù)程序。對(duì)于硬件可屏蔽中斷，只要滿足下列三個(gè)條件后，CPU才能響應(yīng)中斷 當(dāng)前中斷優(yōu)先級(jí)最高 INTM位清0 IMR屏蔽位為1 滿足上述條件后，CPU響應(yīng)中斷，終止當(dāng)前正在運(yùn)行的操作，指令計(jì)數(shù)器PC自動(dòng)轉(zhuǎn)向相應(yīng)的中斷向量地址，取出中斷服務(wù)程序地址，并發(fā)出硬件中斷響應(yīng)信號(hào)IACK（中斷應(yīng)答）而清除相應(yīng)的中斷標(biāo)志位第103頁/共111頁第一百零三頁，編輯于星期日：點(diǎn) 四