新編數(shù)字邏輯電路(第2版)2

1、2021-12-211新編數(shù)字邏輯電路新編數(shù)字邏輯電路（第（第2 2版）版）2021-12-212目目 錄錄 v第第1 1章章 數(shù)制與編碼數(shù)制與編碼 v第第2 2章章 邏輯代數(shù)和硬件描述語言基礎(chǔ)邏輯代數(shù)和硬件描述語言基礎(chǔ)v第第3 3章章 門電路門電路 v第第4 4章章 組合邏輯電路組合邏輯電路 v第第5 5章章 觸發(fā)器觸發(fā)器v第第6 6章章 時(shí)序邏輯電路時(shí)序邏輯電路v第第7 7章章 脈沖單元電路脈沖單元電路v第第8 8章章 數(shù)模與模數(shù)轉(zhuǎn)換數(shù)模與模數(shù)轉(zhuǎn)換v第第9 9章章 半導(dǎo)體存儲器半導(dǎo)體存儲器v第第1010章章 可編程邏輯器件可編程邏輯器件2021-12-213第第1 1章章 數(shù)制與編碼數(shù)制與

2、編碼 v1.1 1.1 概述概述 v1.2 1.2 數(shù)制及其轉(zhuǎn)換數(shù)制及其轉(zhuǎn)換v1.3 1.3 編碼編碼v1.4 1.4 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法2021-12-214第第2 2章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) v2.1 2.1 邏輯代數(shù)基本概念邏輯代數(shù)基本概念 v2.2 2.2 邏輯代數(shù)運(yùn)算法則邏輯代數(shù)運(yùn)算法則v2.3 2.3 邏輯函數(shù)的表達(dá)式邏輯函數(shù)的表達(dá)式v2.4 2.4 邏輯函數(shù)的簡化法邏輯函數(shù)的簡化法v2.5 2.5 Verilog HDLVerilog HDL基礎(chǔ)基礎(chǔ)v2.6 2.6 同步練習(xí)同步練習(xí)2021-12-215第第3 3章章 門電路門電路 v3.1 3.1

3、概述概述v3.2 3.2 晶體管的開關(guān)特性晶體管的開關(guān)特性v3.3 3.3 分立元件門分立元件門v3.4 3.4 TTLTTL集成門集成門v3.5 3.5 其他雙極型的集成門其他雙極型的集成門v3.6 3.6 MOSMOS集成門集成門v3.7 3.7 基于基于Verilog HDLVerilog HDL的門電路設(shè)計(jì)的門電路設(shè)計(jì)2021-12-216第第4 4章章 組合邏輯電路組合邏輯電路 v4.1 4.1 概述概述v4.2 4.2 常用組合邏輯電路常用組合邏輯電路v4.3 4.3 組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)v4.4 4.4 組合邏輯電路的競爭組合邏輯電路的競爭- -冒險(xiǎn)現(xiàn)象冒險(xiǎn)現(xiàn)象v4.

4、5 4.5 同步練習(xí)同步練習(xí)2021-12-217第第5 5章章 觸發(fā)器觸發(fā)器 v5.1 5.1 概述概述 v5.2 5.2 基本基本RSRS觸發(fā)器觸發(fā)器 v5.3 5.3 鐘控觸發(fā)器鐘控觸發(fā)器v5.4 5.4 集成觸發(fā)器集成觸發(fā)器 v5.5 5.5 觸發(fā)器之間的轉(zhuǎn)換觸發(fā)器之間的轉(zhuǎn)換v5.6 5.6 觸發(fā)器的設(shè)計(jì)觸發(fā)器的設(shè)計(jì)v5.7 5.7 同步練習(xí)同步練習(xí)2021-12-218第第6 6章章 時(shí)序邏輯電路時(shí)序邏輯電路 v6.1 6.1 概述概述 v6.2 6.2 寄存器和移位寄存器寄存器和移位寄存器 v6.3 6.3 計(jì)數(shù)器計(jì)數(shù)器v6.4 6.4 時(shí)序邏輯電路的傳統(tǒng)設(shè)計(jì)方法時(shí)序邏輯電路的傳統(tǒng)

5、設(shè)計(jì)方法 v6.5 6.5 時(shí)序邏輯電路的現(xiàn)代設(shè)計(jì)方法時(shí)序邏輯電路的現(xiàn)代設(shè)計(jì)方法v6.6 6.6 同步練習(xí)同步練習(xí)2021-12-219第第7 7章章 脈沖單元電路脈沖單元電路v7.1 7.1 概述概述 v7.2 7.2 施密特觸發(fā)器施密特觸發(fā)器 v7.3 7.3 單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器v7.4 7.4 多諧振蕩器多諧振蕩器 2021-12-2110第第8 8章章 數(shù)模和模數(shù)轉(zhuǎn)換數(shù)模和模數(shù)轉(zhuǎn)換 v8.1 8.1 概述概述 v8.2 8.2 數(shù)模（數(shù)模（D/AD/A）轉(zhuǎn)換）轉(zhuǎn)換v8.3 8.3 模數(shù)（模數(shù)（A/DA/D）轉(zhuǎn)換）轉(zhuǎn)換2021-12-2111第第9 9章章 半導(dǎo)體存儲器半導(dǎo)體存儲器

6、 v9.1 9.1 概述概述 v9.2 9.2 隨機(jī)存儲器隨機(jī)存儲器v9.3 9.3 只讀存儲器只讀存儲器v9.4 9.4 基于基于Verilog HDLVerilog HDL的存儲器設(shè)計(jì)的存儲器設(shè)計(jì)v9.5 9.5 半導(dǎo)體存儲器的應(yīng)用半導(dǎo)體存儲器的應(yīng)用2021-12-2112第第1010章章 可編程邏輯器件可編程邏輯器件 v10.1 10.1 可編程邏輯器件的基本原理可編程邏輯器件的基本原理 v10.2 10.2 可編程邏輯器件的設(shè)計(jì)技術(shù)可編程邏輯器件的設(shè)計(jì)技術(shù) v10.3 10.3 可編程邏輯器件的編程與配置可編程邏輯器件的編程與配置2021-12-2113第第5 5章章 觸發(fā)器觸發(fā)器5.

7、1 概述概述5.1.1 時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路的特點(diǎn)當(dāng)時(shí)的輸出由當(dāng)時(shí)的輸入與電路的原來狀態(tài)決定當(dāng)時(shí)的輸出由當(dāng)時(shí)的輸入與電路的原來狀態(tài)決定結(jié)構(gòu)特點(diǎn)：由組合邏輯電路和存儲電路構(gòu)成結(jié)構(gòu)特點(diǎn)：由組合邏輯電路和存儲電路構(gòu)成X0X1Xi-1Y0Y1Yj-1組合邏輯電路組合邏輯電路存儲電路存儲電路2021-12-21145.1.2 觸發(fā)器（觸發(fā)器（FF:Flip-Flop)的特點(diǎn)的特點(diǎn)Q Q FF輸入輸入輸出輸出態(tài)；時(shí)稱為態(tài)，當(dāng)時(shí)稱為當(dāng)和有兩個(gè)互非的輸出1)0( 10) 1(0,. 1QQQQQQ種狀態(tài)；位二進(jìn)制信息的級觸發(fā)器可以記憶具有記憶功能）不變器保持原來狀態(tài)（原態(tài)無外加信號作用時(shí)觸發(fā)nnn2

8、,. 2次態(tài)）（原態(tài)）功能）。和置（具有置變原態(tài)發(fā)）下，觸發(fā)器可以改在外加信號的作用（觸(10. 31nnQQ2021-12-21155.2 5.2 基本基本RSRS觸發(fā)器觸發(fā)器 5.2.1 由與非門構(gòu)成的基本由與非門構(gòu)成的基本RS觸發(fā)器觸發(fā)器1. 電路結(jié)構(gòu)和邏輯符號電路結(jié)構(gòu)和邏輯符號&QQSDRDQQSDRD2. 工作原理和功能的表示方法工作原理和功能的表示方法（1）功能表）功能表保持保持 置置0置置1不確定不確定功能功能010011XX1 1 01 1 11 01 1 1 0 1 1 0 1Qn+1QnSDRDQnSDRD（2）真值表）真值表(特性表特性表)XX1100010 0

9、00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1（3）特性方程）特性方程（約束條件）或011DDDDnDDnRSRSQRSQ100XX11000011110SDRDQn012021-12-2116（4）狀態(tài)轉(zhuǎn)換圖）狀態(tài)轉(zhuǎn)換圖01SDRD=01SDRD=10SDRD=X1SDRD=1X&QQSDRD（5）時(shí)序圖（初態(tài)）時(shí)序圖（初態(tài)0）t0t1t2t3t4t5初態(tài)初態(tài)SDRDQQ不定不定不定狀態(tài)出現(xiàn)在：兩個(gè)輸不定狀態(tài)出現(xiàn)在：兩個(gè)輸入有效后同時(shí)變?yōu)闊o效入有效后同時(shí)變?yōu)闊o效2021-12-21175.2.2 由或非門構(gòu)成的基本由或非門構(gòu)成的基本RS觸發(fā)器觸發(fā)器1

10、. 電路結(jié)構(gòu)和邏輯符號電路結(jié)構(gòu)和邏輯符號QQSDRD 1 1QQSDRD2. 工作原理和功能的表示方法工作原理和功能的表示方法（1）特性表）特性表QnSDRD010011XX0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1不確定不確定功能功能（約束條件）01DDnDDnRSQRSQ（2）特性方程）特性方程0X1010X100011110SDRDQn012021-12-2118（3）狀態(tài)轉(zhuǎn)換圖）狀態(tài)轉(zhuǎn)換圖01SDRD=10SDRD=01SDRD=X0SDRD=0X 1 1QQSDRD（4）時(shí)序圖（初態(tài)）時(shí)序圖（初態(tài)0）SDRDQQ作業(yè)：

11、作業(yè)：P143 5.5，5.6，5.72021-12-21195.3 5.3 鐘控觸發(fā)器鐘控觸發(fā)器 5.3.1 鐘控鐘控RS觸發(fā)器觸發(fā)器1. 電路結(jié)構(gòu)邏輯符號電路結(jié)構(gòu)邏輯符號&QQSDRD&SRCPQQSRCPCP2. 電路功能電路功能CP=0時(shí)保持時(shí)保持（1） 真值表真值表(CP=1)QnS R 010011XX0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1不確定不確定功能功能（約束條件）01RSQRSQnn（2） 特性方程特性方程0X1010X100011110S R Qn012021-12-2120（3） 時(shí)序

12、圖（初態(tài)時(shí)序圖（初態(tài)0）不定狀態(tài)出現(xiàn)在：不定狀態(tài)出現(xiàn)在：（1）時(shí)鐘有效（）時(shí)鐘有效（CP=1）時(shí)，兩個(gè)輸入有效后同）時(shí)，兩個(gè)輸入有效后同時(shí)轉(zhuǎn)換為無效；時(shí)轉(zhuǎn)換為無效；（2）兩個(gè)輸入有效，時(shí)鐘由有效轉(zhuǎn)換為無效。）兩個(gè)輸入有效，時(shí)鐘由有效轉(zhuǎn)換為無效。CPSRQQ2021-12-21215.3.2 鐘控鐘控D型觸發(fā)器（型觸發(fā)器（D鎖存器）鎖存器）1. 電路結(jié)構(gòu)邏輯符號電路結(jié)構(gòu)邏輯符號QQDCP&QQSDRD&DCP2. 電路功能電路功能CP=0時(shí)保持時(shí)保持（1） 真值表真值表(CP=1)置置0置置100110 00 11 01 1功能功能Qn+1D Qn（2） 特性方程特性方程DQn1

13、(3)時(shí)序圖（初態(tài)時(shí)序圖（初態(tài)=0）CPDQ2021-12-21225.3.3 鐘控鐘控JK觸發(fā)器觸發(fā)器1. 電路結(jié)構(gòu)邏輯符號電路結(jié)構(gòu)邏輯符號&QQSDRD&JKCPQQJKCP2. 電路功能電路功能CP=0時(shí)保持時(shí)保持（1） 真值表真值表(CP=1)QnJ K 010011100 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1翻轉(zhuǎn)翻轉(zhuǎn)(計(jì)數(shù)計(jì)數(shù))功能功能簡化簡化 真值表真值表(CP=0)保持保持置置0置置1翻轉(zhuǎn)翻轉(zhuǎn)Qn01Qn0 00 11 01 1功能功能Qn+1J K（2） 特性方程特性方程nnnQKQJQ1011

14、0100100011110JK Qn012021-12-21235.3.4 鐘控鐘控T型觸發(fā)器型觸發(fā)器1. 電路結(jié)構(gòu)邏輯符號電路結(jié)構(gòu)邏輯符號&QQSDRD&TCPQQTCP2. 電路功能電路功能CP=0時(shí)保持時(shí)保持（1） 真值表真值表(CP=1)QnQn01Qn+1T（2） 特性方程特性方程nnnQTQTQ12021-12-21245.3.5 鐘控鐘控T型觸發(fā)器型觸發(fā)器1. 電路結(jié)構(gòu)邏輯符號電路結(jié)構(gòu)邏輯符號&QQSDRD&CPQQCP2. 電路功能電路功能(JK=11)CP=0時(shí)保持時(shí)保持 特性方程特性方程nnQQ12021-12-21255.4 5.4 集成觸

15、發(fā)器集成觸發(fā)器&QQSDRD&JKCPCPQ5.4.1 觸發(fā)器的空翻現(xiàn)象觸發(fā)器的空翻現(xiàn)象 空翻空翻在一個(gè)時(shí)鐘周期內(nèi)觸發(fā)器在一個(gè)時(shí)鐘周期內(nèi)觸發(fā)器翻轉(zhuǎn)一次以上的現(xiàn)象。翻轉(zhuǎn)一次以上的現(xiàn)象。2021-12-21265.4.2 主從主從JK觸發(fā)器觸發(fā)器 1.電路結(jié)構(gòu)電路結(jié)構(gòu)2.工作原理工作原理&QQ&QmQm&JKCP1從從FF主主FF存在一次變化問題。防止空翻）且僅能發(fā)生一次變化（特性發(fā)生一次變化主觸發(fā)器可以按照時(shí)，從觸發(fā)器保持，當(dāng)JKCPCP)0( 1) 1 (CPQKQJQCPCPCPCPnnn)(:) 1(0)2(1主觸發(fā)器的狀態(tài)（下降沿）時(shí)接收從觸發(fā)器在

16、時(shí)，主觸發(fā)器保持，當(dāng)使用窄脈沖。不變化或期間在防止方法其特性的現(xiàn)象。態(tài)變化不符合發(fā)生變化使觸發(fā)器的狀期間由于當(dāng)一次變化問題JKCPJKCP11)3(2021-12-21273. 時(shí)序圖（初態(tài)時(shí)序圖（初態(tài)0）（1）不存在一次變化問題的時(shí)序圖（即）不存在一次變化問題的時(shí)序圖（即CP=1期間期間JK無變化）在無變化）在CP=CP 時(shí)刻按照時(shí)刻按照J(rèn)K特性畫出特性畫出FF的次態(tài)。的次態(tài)。CPJKQ2021-12-2128（2）存在一次變化問題的時(shí)序圖（即）存在一次變化問題的時(shí)序圖（即CP=1期間期間JK有變化）在有變化）在CP=1期間，按照期間，按照J(rèn)K特性找出主觸發(fā)器的一次變化，然后在特性找出主觸發(fā)

17、器的一次變化，然后在CP=CP 時(shí)刻將觸發(fā)器的輸出（即從觸發(fā)器的的時(shí)刻將觸發(fā)器的輸出（即從觸發(fā)器的的Q）的變化畫出）的變化畫出來。來。CPJKQ111112021-12-21294. 集成主從集成主從JK觸發(fā)器觸發(fā)器(7472)（1）電路結(jié)構(gòu)）電路結(jié)構(gòu)（2）邏輯符號）邏輯符號&QQ&QmQm&J1J2J3K1K2K3CP1SDRD&C1RSQQJ1J2J3K1K2K3CPSDRD異步置異步置0異步置異步置1保持保持置置0置置1翻轉(zhuǎn)翻轉(zhuǎn)01Qn01QnX X XX X X 0 0 0 1 1 0 1 10 11 01 11 11 11 1功能功能Qn+1CP J

18、KRD SD（3）功能表）功能表2021-12-21305.4.2邊沿邊沿JK觸發(fā)器觸發(fā)器 1. 電路結(jié)構(gòu)和邏輯符號電路結(jié)構(gòu)和邏輯符號 1& 1&QQJCPKJCPKQQ1J1KC1CPQKQJQnnn)(. 21特性：3. 時(shí)序圖（在時(shí)序圖（在CP=CP 時(shí)刻按照時(shí)刻按照J(rèn)K特性畫出特性畫出FF的次態(tài)的次態(tài)）CPJK Q2021-12-21314. 集成邊沿集成邊沿JK觸發(fā)器觸發(fā)器(7479和和74109）（1）邏輯符號）邏輯符號JCPK1Q1Q1J1K1CSDRD1R1SJCPK2Q2Q2J2K2CSDRD2R2S異步置異步置0異步置異步置1保持保持置置0置置1翻轉(zhuǎn)翻轉(zhuǎn)01

19、Qn01QnX X XX X X 0 0 0 1 1 0 1 10 11 01 11 11 11 1功能功能Qn+1CP J KRD SD（3）功能表）功能表2021-12-21325.4.3 維持阻塞維持阻塞D型觸發(fā)器型觸發(fā)器 1. 電路結(jié)構(gòu)和邏輯符號電路結(jié)構(gòu)和邏輯符號&QQSDRDCPD1D2CP1Q1Q1CSDRD1R1S&D1D2CPDQn 1. 3 特性方程：4. 時(shí)序圖（初態(tài)時(shí)序圖（初態(tài)=0）CPD維持阻塞維持阻塞Q鎖存器鎖存器Q2. 功能表功能表異步置異步置0異步置異步置1置置0置置10101X X X X 0 10 11 01 11 1功能功能Qn+1CP DR

20、D SD2021-12-2133CP1Q1Q1CSDRD1R1S&D1D2時(shí)序圖（初態(tài)時(shí)序圖（初態(tài)=0）CPQDRD作業(yè)：作業(yè)：P144 5.9，5.11，5.122021-12-21345.5 5.5 觸發(fā)器之間的轉(zhuǎn)換觸發(fā)器之間的轉(zhuǎn)換 5.5.1 轉(zhuǎn)換方法轉(zhuǎn)換方法組組合合邏邏輯輯已已有有的的FFQQ輸輸入入CP5.5.2 用用JK_FF轉(zhuǎn)換轉(zhuǎn)換1. JK_FF到到D_FF的轉(zhuǎn)換的轉(zhuǎn)換組組合合邏邏輯輯QQDCPJKDKDJQDQDDQDQKQJQJKnnnnnn;:11轉(zhuǎn)換已有CP1Q1Q1J1K1CSDRD1R1S1DCPDQn 12021-12-21352. JK_FF到到T_FF

21、和和T_FF的轉(zhuǎn)換的轉(zhuǎn)換CPQQKJFFTCPQTQTQTKJFFTnnnnn11:1:_)(:_CP1Q1Q1J1K1CSDRD1R1STT_FFCP1Q1Q1J1K1CSDRD1R1S1T_FF2021-12-21365.5.3 用用D_FF轉(zhuǎn)換轉(zhuǎn)換1. D_FF到到JK_FF的轉(zhuǎn)換的轉(zhuǎn)換組組合合邏邏輯輯QQJCPDKnnnnnnnnQKQJQKQJDQKQJQJKDQD11:轉(zhuǎn)換已有QQJCPDK&1CPQKQJQnnn)(12. D_FF到到T_FF的轉(zhuǎn)換的轉(zhuǎn)換nnnnQDQQTDQD11: :轉(zhuǎn)換已有DQQCPCPQQnn 12021-12-21375.6 5.6 觸發(fā)器的設(shè)

22、計(jì)觸發(fā)器的設(shè)計(jì)5.6.1 基本基本RS觸發(fā)器的設(shè)計(jì)觸發(fā)器的設(shè)計(jì) 1. 結(jié)構(gòu)描述結(jié)構(gòu)描述QSQDQRQDmodule RS_FF(Q,QN,SDN,RDN); input SDN,RDN; output Q,QN; assign Q = (SDN & QN); assign QN= (RDN & Q);endmodule 2021-12-2138圖圖5.31 基本基本RS觸發(fā)器的仿真波形圖觸發(fā)器的仿真波形圖2. 行為描述行為描述moduleRS_FF_1(RN,SN,Q,QN);input RN,SN;outputQ,QN;regQ,QN;always(RN or SN ) 20

23、21-12-2139begincase(RN,SN)b00 : begin Q = bx;QN = bx; endb01 : begin Q = 0;QN = 1; endb10 : begin Q = 1;QN = 0; endb11 : begin Q = Q;QN = QN; endendcase endendmodule 基于基于Verilog HDL行為描述方式設(shè)計(jì)的基本行為描述方式設(shè)計(jì)的基本RS觸發(fā)器的觸發(fā)器的仿真波形圖仿真波形圖2021-12-2140moduleD_FF_1(CP,D,Q,QN);input CP,D;outputQ,QN;regQ,QN;always begi

24、nif (CP = 0) begin Q = Q;QN = QN; endelse begin Q = D;QN = Q; end endendmodule5.6.2 D鎖存器的設(shè)計(jì)鎖存器的設(shè)計(jì))0() 1(11CPQQCPDQnnn2021-12-2141D鎖存器設(shè)計(jì)電路的仿真波形圖鎖存器設(shè)計(jì)電路的仿真波形圖5.6.3 D觸發(fā)器的設(shè)計(jì)觸發(fā)器的設(shè)計(jì)moduleD_FF_2(CP,D,Q,QN);inputCP,D;outputQ,QN;regQ,QN;always(posedge CP) beginQ = D;QN = Q; endendmodule 2021-12-2142圖圖5.34 D觸

25、發(fā)器設(shè)計(jì)電路的仿真波形圖觸發(fā)器設(shè)計(jì)電路的仿真波形圖5.6.4 JK觸發(fā)器的設(shè)計(jì)觸發(fā)器的設(shè)計(jì)(CT7472)moduleCT7472(RDN,J1,J2,J3,CPN,K1,K2,K3,SDN,Q,QN);inputRDN,J1,J2,J3,CPN,K1,K2,K3,SDN;output Q,QN;regQ,QN;wireJ_SIG,K_SIG;assign J_SIG = J3 & J2 & J1;assign K_SIG = K3 & K2 & K1; 2021-12-2143always(negedge RDN or negedge SDN or neged

26、ge CPN) begin if (RDN) begin Q = 0; QN = 1; endelse if (SDN) begin Q = 1; QN = 0; endelse case (J_SIG,K_SIG) b00: begin Q = Q; QN = QN; endb01: begin Q = 0;QN = 1; endb10: begin Q = 1; QN = 0; endb11: begin Q = Q;QN = QN; end endcase endendmodule 作業(yè)作業(yè):P145 5.17, 5.18, 5.192021-12-21445.7 5.7 同步練習(xí)同步練

27、習(xí)一、填一、填 空空 題題1. 具有兩個(gè)穩(wěn)定狀態(tài)并能接收、保持和輸出送來的信號的具有兩個(gè)穩(wěn)定狀態(tài)并能接收、保持和輸出送來的信號的電路叫電路叫 。2. 一級觸發(fā)器可以記憶一級觸發(fā)器可以記憶 二進(jìn)制信息，一位二進(jìn)制信息二進(jìn)制信息，一位二進(jìn)制信息有有 2種狀態(tài)。種狀態(tài)。3. 主從結(jié)構(gòu)的觸發(fā)器主要用來解決主從結(jié)構(gòu)的觸發(fā)器主要用來解決 。4. 集成觸發(fā)器有集成觸發(fā)器有 、 和和 三種結(jié)構(gòu)。三種結(jié)構(gòu)。 5. 觸發(fā)器功能的表示方法有觸發(fā)器功能的表示方法有 、 、 和和 。 2021-12-21456. 主從結(jié)構(gòu)的主從結(jié)構(gòu)的JK觸發(fā)器存在觸發(fā)器存在 。7. 由與非門構(gòu)成的基本由與非門構(gòu)成的基本RS觸發(fā)器約束條

28、件是觸發(fā)器約束條件是 。8. 試填寫如表試填寫如表5.7所示的所示的JK觸發(fā)器特性表中的觸發(fā)器特性表中的Qn+1。9. 試填寫如表試填寫如表5.8所示的所示的RS觸發(fā)器特性表中的觸發(fā)器特性表中的Qn+1。10. 邊沿邊沿JK觸發(fā)器解決了主從觸發(fā)器解決了主從JK觸發(fā)器的觸發(fā)器的 問題問題J KQn+10 00 11 01 1RD SDQn+10 00 11 01 12021-12-214611. 根據(jù)在根據(jù)在CP控制下，邏輯功能的不同，常把時(shí)鐘觸發(fā)器控制下，邏輯功能的不同，常把時(shí)鐘觸發(fā)器分為分為 、 、 、 、 五種類型。五種類型。12. JK觸發(fā)器的特性方程為觸發(fā)器的特性方程為 。13. 既克

29、服了空翻現(xiàn)象，又無一次變化問題的常用集成觸既克服了空翻現(xiàn)象，又無一次變化問題的常用集成觸發(fā)器有發(fā)器有 和和 兩種。兩種。14. 維持阻塞維持阻塞D觸發(fā)器是在觸發(fā)器是在CP 觸發(fā)，其特性方程為觸發(fā)，其特性方程為 。 15. 主從主從JK-FF克服了鐘控電平觸發(fā)器的克服了鐘控電平觸發(fā)器的 毛病，毛病，但存在有但存在有 問題。問題。 2021-12-214716. 同步式時(shí)鐘觸發(fā)器是高電平觸發(fā)方式，它存在同步式時(shí)鐘觸發(fā)器是高電平觸發(fā)方式，它存在 毛病。毛病。17. 主從型觸發(fā)器的一次變化問題是指在主從型觸發(fā)器的一次變化問題是指在CP=1期間，主期間，主觸發(fā)器可能且僅能觸發(fā)器可能且僅能 而帶來的問題。

30、而帶來的問題。18. N級觸發(fā)器可以記憶級觸發(fā)器可以記憶 種不同的狀態(tài)。種不同的狀態(tài)。19. 把把JK觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為T觸發(fā)器的方法是觸發(fā)器的方法是 。20. 把把D觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為T觸發(fā)器的方法是觸發(fā)器的方法是 。 2021-12-2148第第6 6章章 時(shí)序邏輯電路時(shí)序邏輯電路 6.1 概述概述6.1.1 時(shí)序邏輯電路的結(jié)構(gòu)和特點(diǎn)時(shí)序邏輯電路的結(jié)構(gòu)和特點(diǎn)當(dāng)時(shí)的輸出由當(dāng)時(shí)的輸入與電路的原來狀態(tài)決定當(dāng)時(shí)的輸出由當(dāng)時(shí)的輸入與電路的原來狀態(tài)決定結(jié)構(gòu)特點(diǎn)：由組合邏輯電路和存儲電路構(gòu)成結(jié)構(gòu)特點(diǎn)：由組合邏輯電路和存儲電路構(gòu)成 X0X1Xi-1Y0Y1Yj-1組合邏輯電路組合邏輯電路存儲電

31、路存儲電路2021-12-2149數(shù)數(shù)字字邏邏輯輯組合邏輯組合邏輯由門電路構(gòu)成，沒有存儲電路和反饋電路由門電路構(gòu)成，沒有存儲電路和反饋電路時(shí)序邏輯時(shí)序邏輯由組合邏輯電路和存儲電路構(gòu)成由組合邏輯電路和存儲電路構(gòu)成程序邏輯程序邏輯由控制電路由控制電路(硬件硬件)和程序數(shù)據(jù)和程序數(shù)據(jù)(軟件軟件)構(gòu)成構(gòu)成可編程邏輯可編程邏輯由用戶定制構(gòu)成各種類型的電路由用戶定制構(gòu)成各種類型的電路同步時(shí)序邏輯電路同步時(shí)序邏輯電路構(gòu)成時(shí)序邏輯電路的觸發(fā)器構(gòu)成時(shí)序邏輯電路的觸發(fā)器（全部連接在一起）統(tǒng)一受一個(gè)系統(tǒng)時(shí)鐘控制。（全部連接在一起）統(tǒng)一受一個(gè)系統(tǒng)時(shí)鐘控制。異步時(shí)序邏輯電路異步時(shí)序邏輯電路構(gòu)成時(shí)序邏輯電路的觸發(fā)器構(gòu)成時(shí)

32、序邏輯電路的觸發(fā)器（不連接在一起）不統(tǒng)一受一個(gè)系統(tǒng)時(shí)鐘控制。（不連接在一起）不統(tǒng)一受一個(gè)系統(tǒng)時(shí)鐘控制。時(shí)時(shí)序序邏邏輯輯電電路路2021-12-21506.1.2 時(shí)序邏輯電路功能的描述方法時(shí)序邏輯電路功能的描述方法（分析與設(shè)計(jì)工具）（分析與設(shè)計(jì)工具）分析步驟：分析步驟： 寫方程式寫方程式時(shí)鐘方程、輸出方程、驅(qū)動(dòng)方程和時(shí)鐘方程、輸出方程、驅(qū)動(dòng)方程和狀態(tài)方程（將驅(qū)動(dòng)方程代入觸發(fā)器的特性方程得到）。狀態(tài)方程（將驅(qū)動(dòng)方程代入觸發(fā)器的特性方程得到）。 將輸入變量和觸發(fā)器初態(tài)的各種取值組合，代入狀態(tài)方程和將輸入變量和觸發(fā)器初態(tài)的各種取值組合，代入狀態(tài)方程和輸出方程，輸出方程，計(jì)算得到狀態(tài)轉(zhuǎn)換表。計(jì)算得到狀

33、態(tài)轉(zhuǎn)換表。 畫狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。畫狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。 說明電路的邏輯功能。說明電路的邏輯功能。&11TQQ1XYCP【例例】分析下圖電路分析下圖電路nnnnnQXQXQTQTQQXCPQXCPYXTnn11狀態(tài)方程：輸出方程：）驅(qū)動(dòng)方程：（2021-12-2151CPQXQXQQXCPYnnnn)(21）狀態(tài)轉(zhuǎn)換表（X QnQn+1 Y0 00 11 01 11 00 00 01 1（3）狀態(tài)轉(zhuǎn)換圖）狀態(tài)轉(zhuǎn)換圖(輸入條件輸入條件/輸出結(jié)果輸出結(jié)果)010/00/01/11/0X/Y（4）時(shí)序圖）時(shí)序圖CPX Q （初態(tài)（初態(tài)=0）Y Q （初態(tài)（初態(tài)=1）Y2021-12-2152

34、6.2 6.2 寄存器和移位寄存器寄存器和移位寄存器 寄存器寄存器用于存放數(shù)據(jù)的器件用于存放數(shù)據(jù)的器件6.2.1 數(shù)據(jù)寄存器數(shù)據(jù)寄存器1. 電路結(jié)構(gòu)（電路結(jié)構(gòu)（N=4）D3D2D1D0：并行數(shù)據(jù)輸入：并行數(shù)據(jù)輸入Q3Q2Q1Q0：并行數(shù)據(jù)輸出：并行數(shù)據(jù)輸出QDRDQDRDQDRDQDRDD3D2D1D0Q3Q2Q1Q0FF3FF2FF1FF0CPRD012301230123)2(;000001. 2DDDDQQQQCPCPQQQQRD時(shí)，置數(shù)：當(dāng)時(shí)，當(dāng)）清除（復(fù)位）：（工作原理并入并出出方式）工作方式（數(shù)據(jù)輸入輸. 32021-12-21536.2.2 移位寄存器（移存器）移位寄存器（移存器）

35、1. 電路結(jié)構(gòu)（電路結(jié)構(gòu)（N=4右移）右移）DIR：右移串行數(shù)據(jù)輸入：右移串行數(shù)據(jù)輸入DQRDQ3Q2Q1Q0FF3FF2FF1FF0CPRDDQRDDQRDDQRDDIR;000001. 20123QQQQRD）復(fù)位：（工作原理CPQCPDQCPQCPDQCPQCPDQCPDCPDQnnnnnnIRn101021113212313)2(移位：CPDIRQ3Q2Q1Q010111011110103.工作方式工作方式（1）串入并出）串入并出串并轉(zhuǎn)換（需要串并轉(zhuǎn)換（需要N個(gè)個(gè)CP周期）周期）（2）串入串出）串入串出延遲線（延遲線（N級級FF延遲延遲N個(gè)個(gè)CP周期）周期）2021-12-21546.

36、2.3 集成移位寄存器集成移位寄存器4位雙向移位寄存器位雙向移位寄存器741941. 邏輯符號邏輯符號Q3 Q2 Q1 Q0D3 D2 D1 D0DIRDILS1S0CPRD74194S1S0:控制輸入端控制輸入端D3D2D1D0:并行數(shù)據(jù)輸入端并行數(shù)據(jù)輸入端Q3Q2Q1Q0:數(shù)據(jù)輸出數(shù)據(jù)輸出DIR:右移串行輸入右移串行輸入DIL:左移串行輸入左移串行輸入2.功能表功能表復(fù)位復(fù)位保持保持右移右移左移左移并行輸入并行輸入X X0 00 11 01 101111功能功能S1 S0RD3. 工作方式工作方式（1）串入并出）串入并出串并轉(zhuǎn)換串并轉(zhuǎn)換（2）并入并出）并入并出數(shù)據(jù)預(yù)置數(shù)據(jù)預(yù)置（3）并入串出

37、）并入串出并串轉(zhuǎn)換并串轉(zhuǎn)換（4）串入串出）串入串出延遲線延遲線2021-12-21554. 擴(kuò)展方法擴(kuò)展方法Q3 Q2 Q1 Q0D3 D2 D1 D0DIRDILS1S0CPRD74194Q3 Q2 Q1 Q0D3 D2 D1 D0DIRDILS1S0CPRD74194S1S0CPRDD7 D6 D5 D4Q7 Q6 Q5 Q4DIRDILQ3 Q2 Q1 Q0D3 D2 D1 D05. 主要用途主要用途（1）數(shù)據(jù)保存與移位）數(shù)據(jù)保存與移位（2）并串與串并轉(zhuǎn)換）并串與串并轉(zhuǎn)換（3）移存型計(jì)數(shù)器）移存型計(jì)數(shù)器計(jì)計(jì)算算機(jī)機(jī)A并并串串轉(zhuǎn)轉(zhuǎn)換換串串并并轉(zhuǎn)轉(zhuǎn)換換計(jì)計(jì)算算機(jī)機(jī)B并行數(shù)據(jù)并行數(shù)據(jù)串行數(shù)據(jù)串

38、行數(shù)據(jù)并行數(shù)據(jù)并行數(shù)據(jù)傳輸傳輸作業(yè)作業(yè):P185 6.7, 6.82021-12-21566.3 6.3 計(jì)數(shù)器計(jì)數(shù)器 計(jì)數(shù)器是可以統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)的器件計(jì)數(shù)器是可以統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)的器件CP計(jì)數(shù)器計(jì)數(shù)器C/B進(jìn)位進(jìn)位/借位借位計(jì)數(shù)器的用途：實(shí)現(xiàn)計(jì)時(shí)、計(jì)數(shù)系統(tǒng)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈計(jì)數(shù)器的用途：實(shí)現(xiàn)計(jì)時(shí)、計(jì)數(shù)系統(tǒng)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和序列脈沖。沖和序列脈沖。計(jì)數(shù)器的種類：計(jì)數(shù)器的種類：1.1.根據(jù)計(jì)數(shù)器中觸發(fā)器時(shí)鐘端的連接方式，分為同步計(jì)數(shù)器和異步計(jì)根據(jù)計(jì)數(shù)器中觸發(fā)器時(shí)鐘端的連接方式，分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；數(shù)器；2.2.根據(jù)計(jì)數(shù)方式分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)

39、根據(jù)計(jì)數(shù)方式分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器；器；3.3.根據(jù)計(jì)數(shù)器中的狀態(tài)變化規(guī)律為加法計(jì)數(shù)器、減法計(jì)數(shù)器和加根據(jù)計(jì)數(shù)器中的狀態(tài)變化規(guī)律為加法計(jì)數(shù)器、減法計(jì)數(shù)器和加/減減計(jì)數(shù)器。計(jì)數(shù)器。2021-12-21576.3.1 同步計(jì)數(shù)器的分析同步計(jì)數(shù)器的分析 1CP&1CFF1FF0FF2FF3C11J1K&QQC11J1K&QQC11J1K&QQC11J1K&QQ【例例6.2】分析下圖電路。解：分析下圖電路。解：(1)寫方程式寫方程式nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,;,; 1nnnnQ

40、QQQC0303nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ10103111111nnnnnnnnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ303012333313同步電路CPCPCPCPCP32102021-12-2158nnQQ010nnnnnnQQQQQQ1010311nnnnnnnQQQQQQQ20120112nnnnnnnQQQQQQQ30301213nnQQC03（2）狀態(tài)轉(zhuǎn)換表）狀態(tài)轉(zhuǎn)換表00000000010101010 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1

41、 1 11 0 0 01 0 0 10 0 0 0 1 0 1 10 1 0 01 1 0 10 1 0 01 1 1 10 0 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 CnnnnQQQQ012310111213nnnnQQQQ（3）狀態(tài)轉(zhuǎn)換圖（或時(shí)序圖）狀態(tài)轉(zhuǎn)換圖（或時(shí)序圖）0000000100100011010001010110011110001001101111011010110011101111/

42、0/0/0/0/0/0/0/0/0/0/0/0/1/1/1/1CQQQQ/01232021-12-2159（4）電路特點(diǎn)：）電路特點(diǎn)：同步十進(jìn)制加法計(jì)數(shù)器，有自啟動(dòng)能力同步十進(jìn)制加法計(jì)數(shù)器，有自啟動(dòng)能力計(jì)數(shù)器計(jì)數(shù)器由若干狀態(tài)構(gòu)成一個(gè)計(jì)數(shù)循環(huán)由若干狀態(tài)構(gòu)成一個(gè)計(jì)數(shù)循環(huán)同步同步構(gòu)成電路的全部構(gòu)成電路的全部FF的時(shí)鐘端連接在一起的時(shí)鐘端連接在一起十進(jìn)制十進(jìn)制計(jì)數(shù)循環(huán)的狀態(tài)個(gè)數(shù)為計(jì)數(shù)循環(huán)的狀態(tài)個(gè)數(shù)為10（模（模10計(jì)數(shù)器）計(jì)數(shù)器）加法加法計(jì)數(shù)狀態(tài)按遞增方向變化計(jì)數(shù)狀態(tài)按遞增方向變化自啟動(dòng)自啟動(dòng)不存在死循環(huán)不存在死循環(huán)有效狀態(tài)有效狀態(tài)設(shè)計(jì)時(shí)使用的編碼狀態(tài)（設(shè)計(jì)時(shí)使用的編碼狀態(tài)（0000 1001）無效狀

43、態(tài)無效狀態(tài)設(shè)計(jì)時(shí)不使用的編碼狀態(tài)（設(shè)計(jì)時(shí)不使用的編碼狀態(tài)（1010 1111）死循環(huán)死循環(huán)由無效狀態(tài)構(gòu)成的循環(huán)由無效狀態(tài)構(gòu)成的循環(huán)11101111/0/111112021-12-2160時(shí)序圖時(shí)序圖說明：（說明：（1）畫狀態(tài)轉(zhuǎn)換圖時(shí)一定要畫出全部狀態(tài)的變化。）畫狀態(tài)轉(zhuǎn)換圖時(shí)一定要畫出全部狀態(tài)的變化。（2）畫時(shí)序圖時(shí)只畫出有效狀態(tài)構(gòu)成的計(jì)數(shù)循環(huán)的變化。）畫時(shí)序圖時(shí)只畫出有效狀態(tài)構(gòu)成的計(jì)數(shù)循環(huán)的變化。CPQ0Q1Q2Q3C計(jì)數(shù)器計(jì)數(shù)器/分頻器分頻器2021-12-2161練習(xí)題：分析下圖電路，說明電路特點(diǎn)。練習(xí)題：分析下圖電路，說明電路特點(diǎn)。1DQQFF01DQQFF11DQQFF2&CP

44、CnnQQC02nnnQDQQD201020;nnnnnnnnQQDQQQDQDQQD01212012011101;nnnQQQ012101112nnnQQQ111101010 0 10 1 10 0 11 1 10 0 00 1 00 0 01 1 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1CCQQQ/ ;012010100/0/1/1000001011111110/1/1/1/1/01012021-12-2162電路特點(diǎn)：電路特點(diǎn)：同步五進(jìn)制計(jì)數(shù)器，有自啟動(dòng)能力。同步五進(jìn)制計(jì)數(shù)器，有自啟動(dòng)能力。時(shí)序圖時(shí)序圖CPQ0Q1Q2CCQQQ/ ;012010

45、100/0/1/1000001011111110/1/1/1/1/01012021-12-21636.3.2 異步計(jì)數(shù)器異步計(jì)數(shù)器 1. 異步二進(jìn)制計(jì)數(shù)器異步二進(jìn)制計(jì)數(shù)器電路結(jié)構(gòu)特點(diǎn)：（電路結(jié)構(gòu)特點(diǎn)：（1）全部由）全部由T觸發(fā)器構(gòu)成；觸發(fā)器構(gòu)成；（2）第一級）第一級FF的的CP由系統(tǒng)時(shí)鐘控制，其余各級由系統(tǒng)時(shí)鐘控制，其余各級FF的的CP端由前級端由前級FF的的Q或或Q控制?？刂啤！纠?.3】分析下圖電（分析下圖電（N=4）QQJK1FF0QQJK1FF1QQJK1FF2QQJK1FF3CPQ3Q2Q1Q0;231312120111010QQQQQQQQQCPQQnnnnnnnn（1）狀態(tài)方程

46、）狀態(tài)方程2021-12-2164CPQ0Q1Q2Q31/21/41/81/16（2）時(shí)序圖）時(shí)序圖（3）狀態(tài)圖）狀態(tài)圖0123QQQQ0000000100100011100010011010101101000101011001111100110111101111（4）電路特點(diǎn)：異步二進(jìn)制（）電路特點(diǎn)：異步二進(jìn)制（M=16）加法計(jì)數(shù)器）加法計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器特點(diǎn)：（二進(jìn)制計(jì)數(shù)器特點(diǎn)：（1）狀態(tài)變化符合二進(jìn)制數(shù)的規(guī)律；）狀態(tài)變化符合二進(jìn)制數(shù)的規(guī)律；（2）模）模M（MOD）=2N（N為為FF的級數(shù)）的級數(shù)）2021-12-2165QQJK1FF0QQJK1FF1QQJK1FF2QQJK1FF3CP

47、Q3Q2Q1Q0;232313121212010111010QQQQQQQQQQQQQQQCPQQnnnnnnnnnnn（1）狀態(tài)方程）狀態(tài)方程CPQ0Q1Q2Q3（2）時(shí)序圖）時(shí)序圖2021-12-2166（3）狀態(tài)圖）狀態(tài)圖0123QQQQ0000000100100011100010011010101101000101011001111100110111101111（4）電路特點(diǎn)：異步二進(jìn)制（）電路特點(diǎn)：異步二進(jìn)制（M=16）減法計(jì)數(shù)器）減法計(jì)數(shù)器思考題：如何用思考題：如何用D-FF構(gòu)成異步二進(jìn)制加構(gòu)成異步二進(jìn)制加/減法計(jì)數(shù)器？減法計(jì)數(shù)器？DQQCP2021-12-21672. 用反饋復(fù)位

48、法實(shí)現(xiàn)異步用反饋復(fù)位法實(shí)現(xiàn)異步M制計(jì)數(shù)器制計(jì)數(shù)器實(shí)現(xiàn)步驟：（實(shí)現(xiàn)步驟：（1）求反饋復(fù)位代碼）求反饋復(fù)位代碼SM;（2）求反饋復(fù)位邏輯）求反饋復(fù)位邏輯 ；（3）畫邏輯圖（先畫出由）畫邏輯圖（先畫出由N級級FF構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器，然構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器，然后加入反饋復(fù)位邏輯后加入反饋復(fù)位邏輯)。1QRD【例例6.4】用反饋復(fù)位法設(shè)計(jì)異步十進(jìn)制計(jì)數(shù)器。用反饋復(fù)位法設(shè)計(jì)異步十進(jìn)制計(jì)數(shù)器。)4()1010()10(10123210QQQQNSM即）反饋復(fù)位代碼（1312QQQRD）反饋復(fù)位邏輯（畫邏輯圖)3(2021-12-2168QQJK1FF0QQJK1FF1QQJK1FF2QQJK1

49、FF3CPQ3Q2Q1Q0RD&CPQ0Q1Q2Q3RD進(jìn)進(jìn)位位2021-12-21690000/1010000100100011010001010110011110001001為過渡狀態(tài)時(shí)序圖10100123QQQQQQJK1FF0QQJK1FF1QQJK1FF2QQJK1FF3CPQ3Q2Q1Q0RD&1RD)(QRDRDSD2021-12-2170CPQ0Q1Q2Q3RDRD2021-12-21716.3.3 集成計(jì)數(shù)器集成計(jì)數(shù)器 4位同步二進(jìn)制加法計(jì)數(shù)器位同步二進(jìn)制加法計(jì)數(shù)器74161同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器741601. 邏輯符號（邏輯符號（74161

50、與與74160相同）相同）Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/1602. 功能表功能表復(fù)位復(fù)位預(yù)置預(yù)置保持保持保持保持保持保持計(jì)數(shù)計(jì)數(shù) 0 x x x x 1 0 x x 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 功能功能 RD LD EP ET CP 輸出輸出C:nnnnnnQQETCQQQQETC030123:74160:741612021-12-21723. 擴(kuò)展方法（同步法）擴(kuò)展方法（同步法）CPQ0Q1Q2Q312151617303132ETQ0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/1

51、60Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/160ETD0D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7EPCPCLDRD1/16(1/10)1/256(1/100)2021-12-2173Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/160Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161/160ETD0 D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7EPCPCLDRD11CPQ0Q1Q2Q312151617303132CCP

52、2擴(kuò)展方法（異步法）擴(kuò)展方法（異步法）2021-12-21744. 用集成計(jì)數(shù)器實(shí)現(xiàn)用集成計(jì)數(shù)器實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)進(jìn)制計(jì)數(shù)(1)反饋復(fù)位法反饋復(fù)位法【例例6.7】用用74161實(shí)現(xiàn)實(shí)現(xiàn)M=60計(jì)數(shù)器計(jì)數(shù)器)6()111100()60(1012345210QQQQQQNSM即）反饋復(fù)位代碼（234512QQQQQRD）反饋復(fù)位邏輯（畫邏輯圖)3(Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161D0 D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7CP1&2

53、0212223242526272021-12-2175【例例6.8】用用74160實(shí)現(xiàn)實(shí)現(xiàn)M=60和和M=24計(jì)數(shù)器計(jì)數(shù)器Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74160Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74160D0 D1 D2 D3Q0 Q1 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7CP1&124810 20 40 80M=60Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74160Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74160D0 D1 D2 D3Q0 Q1

54、 Q2 Q3Q4 Q5 Q6 Q7D4 D5 D6 D7CP1&124810 20 40 80M=242021-12-2176(2)預(yù)置法預(yù)置法1）用輸出）用輸出C預(yù)置法：預(yù)置法： 即將輸出即將輸出C經(jīng)反相后送經(jīng)反相后送 端端CLD LD (預(yù)置數(shù)據(jù)預(yù)置數(shù)據(jù))2=(計(jì)數(shù)器的模值計(jì)數(shù)器的模值)-(改變后的模值改變后的模值)【例例6.8】用用74161實(shí)現(xiàn)實(shí)現(xiàn)M=10計(jì)數(shù)器計(jì)數(shù)器(預(yù)置數(shù)據(jù)預(yù)置數(shù)據(jù))2= (16)-(10)=(0110)2= D3D2D1D0Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD74161111CP0 1 1 0CQQQQ/01230110011

55、110001001101010111100110111101111/10000000100100011010001012021-12-21773）用）用Q預(yù)置法（之一）預(yù)置法（之一） (預(yù)置數(shù)據(jù)預(yù)置數(shù)據(jù))2=0000【例例6.9】用用74161實(shí)現(xiàn)實(shí)現(xiàn)M=10計(jì)數(shù)器計(jì)數(shù)器(預(yù)置數(shù)據(jù)預(yù)置數(shù)據(jù))2=0000= D3D2D1D01(1)LDM Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD7416111CP0 0 0 0&CQQQQ/01230000000100100011010001010110011110001001/1101010111100110111101111

56、2021-12-21783）用）用Q預(yù)置法（之二）預(yù)置法（之二）Q0 Q1 Q2 Q3D0 D1 D2 D3ETEPCPCLDRD7416111CP0 0 1 預(yù)置預(yù)置計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)預(yù)置預(yù)置計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)01111011110 0 0 00 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 1 0 01 1 0 11 1 1 01 1 1 10123456789功能功能LD(Q2)Q3Q2Q1Q0CP狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表作業(yè)：作業(yè)：P185 6.9、6.10、6.112021-12-21796.4 6.4 時(shí)序邏輯電路的傳統(tǒng)設(shè)計(jì)方法時(shí)序邏

57、輯電路的傳統(tǒng)設(shè)計(jì)方法6.4.1 同步計(jì)數(shù)器的設(shè)計(jì)同步計(jì)數(shù)器的設(shè)計(jì) 1. 設(shè)計(jì)步驟設(shè)計(jì)步驟邏輯邏輯問題問題最簡原始最簡原始狀態(tài)圖狀態(tài)圖狀態(tài)狀態(tài)編碼編碼電路電路設(shè)計(jì)設(shè)計(jì)邏輯邏輯圖圖 建立最簡原始狀態(tài)轉(zhuǎn)換圖，進(jìn)行狀態(tài)編碼建立最簡原始狀態(tài)轉(zhuǎn)換圖，進(jìn)行狀態(tài)編碼。 畫狀態(tài)卡諾圖化簡求各觸發(fā)器的狀態(tài)方程和電路的輸出方程。畫狀態(tài)卡諾圖化簡求各觸發(fā)器的狀態(tài)方程和電路的輸出方程。 查自啟動(dòng)能力。查自啟動(dòng)能力。 確定觸發(fā)器類型求驅(qū)動(dòng)方程。確定觸發(fā)器類型求驅(qū)動(dòng)方程。 畫邏輯圖。畫邏輯圖。 2021-12-21802. 設(shè)計(jì)舉例設(shè)計(jì)舉例【例例1】設(shè)計(jì)同步十進(jìn)制加法計(jì)數(shù)器。設(shè)計(jì)同步十進(jìn)制加法計(jì)數(shù)器。CP計(jì)數(shù)器計(jì)數(shù)器C00

58、00000100100011010001010110011110001001/0/0/0/0/0/0/0/0/0/1CQQQQ/0123 畫狀態(tài)卡諾圖求狀態(tài)方程和輸出方程畫狀態(tài)卡諾圖求狀態(tài)方程和輸出方程xxxx/xxxxx/x0000/11001/0 xxxx/xxxxx/xxxxx/xxxxx/x0111/01000/00110/00101/00011/00100/00010/00001/01011010010110100Q3n Q2nQ1n Q0nCQQQQnnnn/10111213nnQQ010nnnnnnQQQQQQ1010311nnnnnnnnnnnnnnQQQQQQQQQQQQQQ

59、201201202120112nnnnnnnQQQQQQQ30301213nnnnQQQQC0303S0S1S2S3S4S5S6S7S8S9/0/0/0/0/0/0/0/0/0/1 畫原始狀態(tài)圖，進(jìn)行狀態(tài)編碼畫原始狀態(tài)圖，進(jìn)行狀態(tài)編碼2021-12-2181 查自啟動(dòng)能力查自啟動(dòng)能力nnQQ010nnnnnnQQQQQQ1010311nnnnnnnQQQQQQQ30301213nnnnnnnnnnnnnnQQQQQQQQQQQQQQ201201202120112 1 0 1 10 1 0 01 1 0 10 1 0 01 1 1 10 0 0 01 0 1 01 0 1 11 1 0 01 1

60、 0 11 1 1 01 1 1 1nnnnQQQQ012310111213nnnnQQQQ 確定觸發(fā)器類型求驅(qū)動(dòng)方程確定觸發(fā)器類型求驅(qū)動(dòng)方程選選JK_FF:nnnQKQJQ1100 KJnnnQKQQJ01031,nnQQKJ0122nnnnQKQQQJ030123,nQD00nnnnnQQQQQD101031nnnnnnQQQQQQD3030123nnnnnnnQQQQQQQD20212012DQFFDn1:選說明：用說明：用JK_FF設(shè)計(jì)，化簡時(shí)不要消設(shè)計(jì)，化簡時(shí)不要消去本級去本級FF的原態(tài)。的原態(tài)。2021-12-2182 畫邏輯圖畫邏輯圖1CP&1CFF1FF0FF2FF3C11J1K&QQC11J1K&QQC11J1K&QQC11J1K&QQ100 KJnnnQKQQJ01031,nnQQKJ0122nnnnQKQQQJ030123,nnnnQQQQC03032021-12-2183【例例2】用用D-FF實(shí)現(xiàn)同步五進(jìn)制計(jì)數(shù)器的設(shè)計(jì)實(shí)現(xiàn)同步五進(jìn)制計(jì)數(shù)器的設(shè)計(jì)S0S1S2S3S4/0/0/0/0/1CQQQ/012000001010011100/0/