第2章MOS器件物理基礎(chǔ)

1、1西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 模擬集成電路設(shè)計(jì)模擬集成電路設(shè)計(jì)第第2章章 MOS器件物理基礎(chǔ)器件物理基礎(chǔ)董剛董剛微電子學(xué)院2西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 授課內(nèi)容授課內(nèi)容緒論緒論重要性、一般概念重要性、一般概念單級放大器單級放大器無源無源/有源電流鏡有源電流鏡差動(dòng)放大器差動(dòng)放大器放大器的頻率特性放大器的頻率特性噪聲噪聲運(yùn)算放大器運(yùn)算放大器反饋反饋穩(wěn)定性和頻率補(bǔ)償穩(wěn)定性和頻率補(bǔ)償共源、共漏、共柵、共源共柵共源、共漏、共柵、共源共柵定性分析、定量分析、共模響應(yīng)、吉爾伯特單元定性分析、定量分析、共模響應(yīng)、吉爾伯特單元彌勒效應(yīng)、極點(diǎn)與節(jié)點(diǎn)關(guān)系、各類單級放大彌勒效應(yīng)、極點(diǎn)與節(jié)點(diǎn)關(guān)系、各類單

2、級放大器頻率特性分析器頻率特性分析統(tǒng)計(jì)特性、類型、電路表示、各類單級放統(tǒng)計(jì)特性、類型、電路表示、各類單級放大器噪聲分析、噪聲帶寬大器噪聲分析、噪聲帶寬特性、四種反饋結(jié)構(gòu)、負(fù)載影響、對噪聲的影響特性、四種反饋結(jié)構(gòu)、負(fù)載影響、對噪聲的影響性能參數(shù)、一級運(yùn)放、兩級運(yùn)放、各指標(biāo)分析性能參數(shù)、一級運(yùn)放、兩級運(yùn)放、各指標(biāo)分析多極點(diǎn)系統(tǒng)、相位裕度、頻率補(bǔ)償多極點(diǎn)系統(tǒng)、相位裕度、頻率補(bǔ)償器件物理基礎(chǔ)器件物理基礎(chǔ)MOSFET結(jié)構(gòu)、結(jié)構(gòu)、IV特性、二級效應(yīng)、器件模型特性、二級效應(yīng)、器件模型帶隙基準(zhǔn)源帶隙基準(zhǔn)源與電源無關(guān)、與溫度無關(guān)、與電源無關(guān)、與溫度無關(guān)、PTAT電流、電流、恒恒Gm、速度與噪聲、速度與噪聲基本基

3、本/共源共柵共源共柵/有源電流鏡有源電流鏡3西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 上一講上一講q研究模擬電路的重要性研究模擬電路的重要性q模擬電路設(shè)計(jì)的難點(diǎn)模擬電路設(shè)計(jì)的難點(diǎn)q研究研究AIC的重要性的重要性q研究研究CMOS AIC的重要性的重要性q電路設(shè)計(jì)一般概念電路設(shè)計(jì)一般概念v抽象級別抽象級別v健壯性設(shè)計(jì)健壯性設(shè)計(jì)v符號符號4西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 上一講上一講q數(shù)字電路無法完全取代模擬電路，模擬數(shù)字電路無法完全取代模擬電路，模擬電路是現(xiàn)代電路系統(tǒng)中必不可少的一部電路是現(xiàn)代電路系統(tǒng)中必不可少的一部分分q模擬電路設(shè)計(jì)的難點(diǎn)比數(shù)字電路不同模擬電路設(shè)計(jì)的難點(diǎn)比數(shù)字電路不同v關(guān)注點(diǎn)、噪

4、聲和干擾、器件二階效應(yīng)、設(shè)計(jì)關(guān)注點(diǎn)、噪聲和干擾、器件二階效應(yīng)、設(shè)計(jì)自動(dòng)化程度、建模和仿真、工藝、數(shù)模混合自動(dòng)化程度、建模和仿真、工藝、數(shù)?；旌蟩AIC具有高速度、高精度、低功耗、大具有高速度、高精度、低功耗、大批量時(shí)成本等優(yōu)點(diǎn)批量時(shí)成本等優(yōu)點(diǎn)q用用CMOS工藝設(shè)計(jì)、加工工藝設(shè)計(jì)、加工AIC具有加工具有加工成本低、易實(shí)現(xiàn)數(shù)?；旌系葍?yōu)點(diǎn)，被廣成本低、易實(shí)現(xiàn)數(shù)?；旌系葍?yōu)點(diǎn)，被廣泛采用泛采用5西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 掌握器件物理知識的必要性掌握器件物理知識的必要性q數(shù)字電路設(shè)計(jì)師一般不需要進(jìn)入器件內(nèi)數(shù)字電路設(shè)計(jì)師一般不需要進(jìn)入器件內(nèi)部，只把它當(dāng)開關(guān)用即可部，只把它當(dāng)開關(guān)用即可qAIC設(shè)計(jì)師

5、必須進(jìn)入器件內(nèi)部，具備器設(shè)計(jì)師必須進(jìn)入器件內(nèi)部，具備器件物理知識件物理知識vMOS管是管是AIC的基本元件的基本元件vMOS管的電特性與器件內(nèi)部的物理機(jī)制密管的電特性與器件內(nèi)部的物理機(jī)制密切相關(guān)，設(shè)計(jì)時(shí)需將兩者結(jié)合起來考慮切相關(guān)，設(shè)計(jì)時(shí)需將兩者結(jié)合起來考慮q器件級與電路級聯(lián)系的橋梁？器件級與電路級聯(lián)系的橋梁？v器件的電路模型器件的電路模型6西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 本講本講q基本概念基本概念v簡化模型開關(guān)簡化模型開關(guān)v結(jié)構(gòu)結(jié)構(gòu)v符號符號qI/V特性特性v閾值電壓閾值電壓vI-V關(guān)系式關(guān)系式v跨導(dǎo)跨導(dǎo)q二級效應(yīng)二級效應(yīng)v體效應(yīng)、溝道長度調(diào)制效應(yīng)、亞閾值導(dǎo)電性體效應(yīng)、溝道長度調(diào)制效應(yīng)、亞

6、閾值導(dǎo)電性q器件模型器件模型v版圖、電容、小信號模型等版圖、電容、小信號模型等7西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 本講的目的本講的目的q從從AIC設(shè)計(jì)者角度，看器件物理；本講設(shè)計(jì)者角度，看器件物理；本講只講授只講授MOS器件物理基礎(chǔ)知識器件物理基礎(chǔ)知識q理解理解MOS管工作原理管工作原理q基于原理，掌握電路級的器件模型基于原理，掌握電路級的器件模型v直流關(guān)系式直流關(guān)系式I/V特性特性v交流關(guān)系式小信號電路中的參數(shù)交流關(guān)系式小信號電路中的參數(shù)8西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管簡化模型管簡化模型簡化模型簡化模型開關(guān)開關(guān)由由VG控制的一個(gè)開關(guān)控制的一個(gè)開關(guān)9西電微電子學(xué)院董剛模擬集成電

7、路設(shè)計(jì) MOS管的結(jié)構(gòu)管的結(jié)構(gòu)提供載流子的端口為源，收集載流子的端口為漏提供載流子的端口為源，收集載流子的端口為漏源漏在物理結(jié)構(gòu)上是完全對稱的，靠什么區(qū)分開源漏在物理結(jié)構(gòu)上是完全對稱的，靠什么區(qū)分開？Bulk（body）最重要的工作區(qū)域最重要的工作區(qū)域？受受VG控制的溝道區(qū)控制的溝道區(qū)10西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管的結(jié)構(gòu)管的結(jié)構(gòu)襯底電壓要保證源漏襯底電壓要保證源漏PN結(jié)反偏，對閾值電壓有影響結(jié)反偏，對閾值電壓有影響同一襯底上的同一襯底上的NMOS和和PMOS管（體端不同）管（體端不同）獨(dú)享一個(gè)阱的獨(dú)享一個(gè)阱的MOS管在管在AIC設(shè)設(shè)計(jì)中有特殊應(yīng)用計(jì)中有特殊應(yīng)用11西電微電子學(xué)

8、院董剛模擬集成電路設(shè)計(jì) MOS管的符號管的符號四端器件四端器件省掉省掉B端端在在Cadence analogLib庫庫中，當(dāng)中，當(dāng)B、S端短接時(shí)端短接時(shí)AIC設(shè)計(jì)中一般設(shè)計(jì)中一般應(yīng)采用該符號應(yīng)采用該符號？需明確體端連接需明確體端連接？電流方向電流方向數(shù)字電路用數(shù)字電路用只需區(qū)別只需區(qū)別開開MOS管管類型即可類型即可12西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 本講本講q基本概念基本概念v簡化模型開關(guān)簡化模型開關(guān)v結(jié)構(gòu)結(jié)構(gòu)v符號符號qI/V特性特性v閾值電壓閾值電壓vI-V關(guān)系式關(guān)系式v跨導(dǎo)跨導(dǎo)q二級效應(yīng)二級效應(yīng)v體效應(yīng)、溝道長度調(diào)制效應(yīng)、亞閾值導(dǎo)電性體效應(yīng)、溝道長度調(diào)制效應(yīng)、亞閾值導(dǎo)電性q器件模型器

9、件模型v版圖、電容、小信號模型等版圖、電容、小信號模型等13西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 溝道電荷的產(chǎn)生溝道電荷的產(chǎn)生當(dāng)當(dāng)VG大到一定大到一定程度時(shí)，表面程度時(shí)，表面勢使電子從源勢使電子從源流向溝道區(qū)流向溝道區(qū)VTH定義為定義為表面表面電子濃度等于襯電子濃度等于襯底多子濃度時(shí)的底多子濃度時(shí)的VG14西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 閾值電壓閾值電壓柵與襯底功函數(shù)差柵與襯底功函數(shù)差工藝確定后，工藝確定后，VTH0就固定了，設(shè)計(jì)者無法改變就固定了，設(shè)計(jì)者無法改變常通過溝道注入把常通過溝道注入把VTH0調(diào)節(jié)到合適值調(diào)節(jié)到合適值0OXOXOXTC15西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特

10、性溝道隨特性溝道隨VDS的變化的變化16西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特性特性推導(dǎo)推導(dǎo)I(VDS,VGS)Qd WCox(VGS VTH)Qd(x) WCo x(VGSV(x) VTH)I Qd v17西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特性特性推導(dǎo)推導(dǎo)I(VDS,VGS)ID WCo xVGS V(x) VTHvIDdxx0LWCoxnVGSV(x)VTHdVV0VDSGiven v E and E(x) dV(x)dxIDWCoxVGSV(x)VTHndV(x)dxIDnCoxWL(VGSVTH)VDS12VDS218西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特性特性線性

11、區(qū)線性區(qū)21)(2DSDSTHGSLWoxnDVVVVCI)(THGSVV過驅(qū)動(dòng)電壓過驅(qū)動(dòng)電壓三極管區(qū)三極管區(qū)歐姆區(qū)歐姆區(qū)線性區(qū)線性區(qū)19西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特性特性當(dāng)當(dāng)VDSVGS-VTH時(shí)？時(shí)？21)(2DSDSTHGSLWoxnDVVVVCI是否仍按拋物線是否仍按拋物線變化？變化？溝道區(qū)兩端的電壓溝道區(qū)兩端的電壓差不再等于差不再等于VDS，保持為保持為VGS-VTH公式不再適用公式不再適用推導(dǎo)時(shí)是針對反型推導(dǎo)時(shí)是針對反型溝道區(qū)上的長度和溝道區(qū)上的長度和電壓差進(jìn)行積分電壓差進(jìn)行積分21西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特性特性當(dāng)當(dāng)VDSVGS-VTH時(shí)時(shí)IDn

12、CoxWL(VGSVTH)VDS12VDS22)(2THGSoxnDVVLWCIVDS VGS VTH (Pinch off )L隨隨VDS變化很小時(shí)，電流變化很小時(shí)，電流近似恒定，飽和區(qū)近似恒定，飽和區(qū)22西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特性特性當(dāng)當(dāng)VDSVGS-VTH時(shí)時(shí)2)(2THGSoxnDVVLWCIPinch-off區(qū)區(qū)Active區(qū)區(qū)Saturation區(qū)區(qū)電流近似只電流近似只于于W/L和和VGS有關(guān)，有關(guān)， 不隨不隨VDS變化變化23西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特性特性當(dāng)當(dāng)VDSVGS-VTH時(shí)時(shí)用作電流源或電流沉（用作電流源或電流沉（current s

13、ink）24西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) I/V特性特性PMOS管管定義從定義從D流流向向S為正為正0.8 m nwell： p=250cm2/V-s, n=550cm2/V-s0.5 m nwell： p=100cm2/V-s, n=350cm2/V-sPMOS管電流驅(qū)動(dòng)能力比管電流驅(qū)動(dòng)能力比NMOS管差管差25西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 跨導(dǎo)跨導(dǎo)gmtconsVDSGSDmVIgtan 飽和區(qū)時(shí)),(THGSLWoxnVVCgm 2nCoxWLID2IDVGS VTHVGS對對IDS的控制能力的控制能力IDS對對VGS變化的靈敏度變化的靈敏度26西電微電子學(xué)院董剛模擬集成電路

14、設(shè)計(jì) 跨導(dǎo)跨導(dǎo)gm)(THGSLWoxnmVVCg由于飽和區(qū)由于飽和區(qū)gm大，一般大，一般用飽和區(qū)工用飽和區(qū)工作的作的MOS管管做信號放大做信號放大線性區(qū)時(shí)？線性區(qū)時(shí)？27西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管工作在哪個(gè)區(qū)？管工作在哪個(gè)區(qū)？ActiveActive28西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 本講本講q基本概念基本概念v簡化模型開關(guān)簡化模型開關(guān)v結(jié)構(gòu)結(jié)構(gòu)v符號符號qI/V特性特性v閾值電壓閾值電壓vI-V關(guān)系式關(guān)系式v跨導(dǎo)跨導(dǎo)q二級效應(yīng)二級效應(yīng)v體效應(yīng)、溝道長度調(diào)制效應(yīng)、亞閾值導(dǎo)電性體效應(yīng)、溝道長度調(diào)制效應(yīng)、亞閾值導(dǎo)電性q器件模型器件模型v版圖、電容、小信號模型等版圖、電容、小

15、信號模型等29西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 二級效應(yīng)二級效應(yīng)q前面前面VTH、I/V、gm等推導(dǎo)都是基于最簡等推導(dǎo)都是基于最簡單假設(shè)單假設(shè)v忽略了忽略了VDS對對L的影響等二級效應(yīng)的影響等二級效應(yīng)q二級效應(yīng)是二級效應(yīng)是AIC設(shè)計(jì)必須要考慮的因素設(shè)計(jì)必須要考慮的因素v會(huì)對電路一些性能指標(biāo)帶來不可忽視的影響會(huì)對電路一些性能指標(biāo)帶來不可忽視的影響v如輸出電阻如輸出電阻RO 、體效應(yīng)引起的體跨導(dǎo)、體效應(yīng)引起的體跨導(dǎo)gmbq包括包括v體效應(yīng)、溝長調(diào)制效應(yīng)、亞閾值導(dǎo)電性、熱體效應(yīng)、溝長調(diào)制效應(yīng)、亞閾值導(dǎo)電性、熱載流子效應(yīng)、速度飽和、垂直電場引起的遷載流子效應(yīng)、速度飽和、垂直電場引起的遷移率退化、溫度

16、特性等移率退化、溫度特性等30西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 閾值電壓和體效應(yīng)閾值電壓和體效應(yīng)VTHMS2FQdepCox , whereMS gate siliconFkTqlnNsu bniQdep4qsiFNsub31西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 閾值電壓和體效應(yīng)閾值電壓和體效應(yīng)VTHVTH02FVSB2F , 2qsiNsubCox 體效應(yīng)系數(shù)，典型值體效應(yīng)系數(shù)，典型值0.3-0.4V-1/232西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 體效應(yīng)對電路性能影響體效應(yīng)對電路性能影響體效應(yīng)會(huì)導(dǎo)致設(shè)計(jì)參量復(fù)雜化，體效應(yīng)會(huì)導(dǎo)致設(shè)計(jì)參量復(fù)雜化， AIC設(shè)計(jì)通常不希望設(shè)計(jì)通常不希望有體效應(yīng)。但也

17、有利用體效應(yīng)工作的電路有體效應(yīng)。但也有利用體效應(yīng)工作的電路33西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 利用體效應(yīng)工作的電路實(shí)例利用體效應(yīng)工作的電路實(shí)例VsnVgpVinMp1Mp2MnVrefIoIoutUS Patent：5998777V-I轉(zhuǎn)換電路轉(zhuǎn)換電路34西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 溝道長度調(diào)制效應(yīng)溝道長度調(diào)制效應(yīng)L L L)/1 (1 /1LLLLLLVVLLDSDS/ ),1 (1 /1)1 ()(22DSTHGSoxnDVVVLWCILL假設(shè)：假設(shè)：是線性關(guān)系與DSV/ LL短溝道短溝道MOS管時(shí)該近似管時(shí)該近似會(huì)明顯影響精度會(huì)明顯影響精度35西電微電子學(xué)院董剛模擬集成電路設(shè)

18、計(jì) 溝長調(diào)制效應(yīng)溝長調(diào)制效應(yīng)gmnCoxWL(VGSVTH)(1VDS)1 (2DSDoxnmVILWCgTHGSDmVVIg2AIC設(shè)計(jì)中通常不希望設(shè)計(jì)中通常不希望ID隨隨VDS變化。變化。會(huì)降低放大器的輸出電阻，會(huì)導(dǎo)致偏置電流改變，等。會(huì)降低放大器的輸出電阻，會(huì)導(dǎo)致偏置電流改變，等。36西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 亞閾值導(dǎo)電性亞閾值導(dǎo)電性ID I0expVGSkTq截止截止弱反型弱反型中反型中反型強(qiáng)反型強(qiáng)反型漸進(jìn)的連續(xù)變化過程，漸進(jìn)的連續(xù)變化過程，VGS VTH時(shí)仍有時(shí)仍有IDS存在存在 1, 系數(shù)，系數(shù)，zi:t當(dāng)當(dāng)VDS大于大于200mV時(shí)時(shí)帶來功耗；被存儲帶來功耗；被存儲的信

19、息的丟失的信息的丟失37西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 亞閾值導(dǎo)電性亞閾值導(dǎo)電性GrayVt 為閾值電壓為閾值電壓VT 為熱電壓為熱電壓n：由工藝決定：由工藝決定It：VGS=Vt、W/L=1、VDSVVT T時(shí)的漏電流時(shí)的漏電流38西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 用亞閾值特性確定閾值電壓用亞閾值特性確定閾值電壓q如何測量確定閾值電壓？如何測量確定閾值電壓？)(1THGSLWoxnDSDSONVVCVIR測深線性區(qū)的測深線性區(qū)的MOS管的導(dǎo)通電阻管的導(dǎo)通電阻RON隨隨VGS的變化的變化VGIDSVDVSVGSIDS/VDS39西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 用亞閾值特性確定閾值電壓

20、用亞閾值特性確定閾值電壓q粗略估算方法粗略估算方法vID/W=1 A/ m所對應(yīng)的所對應(yīng)的VGS為為VTH ，此時(shí)，此時(shí)MOS管工作管工作在亞閾區(qū)附近。為什么？在亞閾區(qū)附近。為什么？2)(2THGSoxnDVVLCWI2)(2THGSoxnDVVLWCI在在ID一定時(shí)，一定時(shí)，W逐漸增大會(huì)導(dǎo)致逐漸增大會(huì)導(dǎo)致VGS逐漸接近逐漸接近VTH ；再；再增大時(shí)會(huì)進(jìn)入亞閾值區(qū)增大時(shí)會(huì)進(jìn)入亞閾值區(qū)40西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 亞閾值區(qū)時(shí)的跨導(dǎo)亞閾值區(qū)時(shí)的跨導(dǎo)ID I0expVGSkTq強(qiáng)反型時(shí)的跨導(dǎo)強(qiáng)反型時(shí)的跨導(dǎo):2/ )(THGSDmVVIg在在ID一定時(shí)，亞閾值區(qū)的跨導(dǎo)比強(qiáng)反型區(qū)時(shí)大，一定時(shí)，

21、亞閾值區(qū)的跨導(dǎo)比強(qiáng)反型區(qū)時(shí)大，有利于實(shí)現(xiàn)較大放大倍數(shù)，且功耗極低有利于實(shí)現(xiàn)較大放大倍數(shù)，且功耗極低但單位溝道寬度的源漏電流但單位溝道寬度的源漏電流ID/W小，只能用小，只能用于極低速電路于極低速電路雙極晶體管：雙極晶體管：41西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 電壓限制電壓限制q柵擊穿柵擊穿v不可恢復(fù)的損傷不可恢復(fù)的損傷qPN結(jié)擊穿結(jié)擊穿q源漏穿通源漏穿通q熱載流子效應(yīng)熱載流子效應(yīng)42西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 本講本講q基本概念基本概念v簡化模型開關(guān)簡化模型開關(guān)v結(jié)構(gòu)結(jié)構(gòu)v符號符號qI/V特性特性v閾值電壓閾值電壓vI-V關(guān)系式關(guān)系式v跨導(dǎo)跨導(dǎo)q二級效應(yīng)二級效應(yīng)v體效應(yīng)、溝道長度調(diào)制

22、效應(yīng)、亞閾值導(dǎo)電性體效應(yīng)、溝道長度調(diào)制效應(yīng)、亞閾值導(dǎo)電性q器件模型器件模型v版圖、電容、小信號模型等版圖、電容、小信號模型等43西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS器件版圖器件版圖q根據(jù)電特性要求和工藝設(shè)計(jì)規(guī)則設(shè)計(jì)根據(jù)電特性要求和工藝設(shè)計(jì)規(guī)則設(shè)計(jì)斜視圖（斜視圖（birds eye ，angled view） 俯視圖（俯視圖（vertical view）柵接觸孔開在溝道區(qū)外柵接觸孔開在溝道區(qū)外AIC設(shè)計(jì)希望源漏設(shè)計(jì)希望源漏PN結(jié)寄生電容小結(jié)寄生電容小44西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS器件版圖器件版圖45西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管中的電容管中的電容q分析分析MO

23、S管交流特性時(shí)必須考慮電容影響管交流特性時(shí)必須考慮電容影響C3、C4：覆蓋電容；由于邊緣電力線的影響，：覆蓋電容；由于邊緣電力線的影響，不能簡單地等于不能簡單地等于WLDCOXC5、C6：結(jié)電容；：結(jié)電容；=底電容底電容+側(cè)壁電容側(cè)壁電容46西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管中的電容管中的電容q寄生電容往往隨偏置電壓寄生電容往往隨偏置電壓的變化而變化的變化而變化qEDA工具在寄生參數(shù)提工具在寄生參數(shù)提取時(shí)會(huì)自動(dòng)提取每個(gè)節(jié)點(diǎn)取時(shí)會(huì)自動(dòng)提取每個(gè)節(jié)點(diǎn)精確的寄生電容值精確的寄生電容值47西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管中的電容低電容版圖管中的電容低電容版圖折疊結(jié)構(gòu)的版圖折疊結(jié)構(gòu)的

24、版圖漏端寄生電容小漏端寄生電容小48西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管中的電容不同工作區(qū)管中的電容不同工作區(qū)q截止區(qū)截止區(qū)L為有效溝道長度為有效溝道長度49西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管中的電容不同工作區(qū)管中的電容不同工作區(qū)q深三極管區(qū)深三極管區(qū)q飽和區(qū)飽和區(qū)CGB常被忽略常被忽略50西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS大信號和小信號模型大信號和小信號模型q大信號模型大信號模型v由由I-V特性關(guān)系式、特性關(guān)系式、CGS等電容的電容值構(gòu)成等電容的電容值構(gòu)成v信號相對于偏置工作點(diǎn)而言比較大、會(huì)顯著信號相對于偏置工作點(diǎn)而言比較大、會(huì)顯著影響偏置工作點(diǎn)時(shí)用該模型影響偏置工

25、作點(diǎn)時(shí)用該模型q小信號模型小信號模型v信號相對于偏置工作點(diǎn)而言比較小、不會(huì)顯信號相對于偏置工作點(diǎn)而言比較小、不會(huì)顯著影響偏置工作點(diǎn)時(shí)用該模型簡化計(jì)算著影響偏置工作點(diǎn)時(shí)用該模型簡化計(jì)算v由由gm、 gmb、rO等構(gòu)成低頻小信號模型，高等構(gòu)成低頻小信號模型，高頻時(shí)還需加上頻時(shí)還需加上 CGS等寄生電容、寄生電阻等寄生電容、寄生電阻（接觸孔電阻、導(dǎo)電層電阻等）（接觸孔電阻、導(dǎo)電層電阻等）51西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS飽和區(qū)時(shí)的小信號模型飽和區(qū)時(shí)的小信號模型DTHGSoxnDSDDDSoIVVLWCVIIVr1)(21/1252西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS飽和區(qū)時(shí)的小信號

26、模型飽和區(qū)時(shí)的小信號模型gmbIDVBSnCo x2WL(VGS VTH)VTHVBSgmb gm2 2FVSBgmAlso,VTHVBSVTHVSB 2(2F VSB)1/ 2i: t或或eit53西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS管的完整小信號模型管的完整小信號模型q對于手算，模型不是越復(fù)雜越好。能提對于手算，模型不是越復(fù)雜越好。能提供合適的精度即可供合適的精度即可54西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS小信號模型中的電阻小信號模型中的電阻q通常忽略通常忽略q合理設(shè)計(jì)版圖合理設(shè)計(jì)版圖能減小電阻能減小電阻55西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) MOS SPICE模型模型q模型精

27、度決定電路仿真精度模型精度決定電路仿真精度q最簡單的模型最簡單的模型Level 1，0.5 mq適于手算適于手算56西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) NMOS管與管與PMOS管管q在大多數(shù)工藝中，在大多數(shù)工藝中，NMOS管性能比管性能比PMOS管好管好v遷移率遷移率4：1，高電流驅(qū)動(dòng)能力，高跨導(dǎo)，高電流驅(qū)動(dòng)能力，高跨導(dǎo)v相同尺寸和偏置電流時(shí)，相同尺寸和偏置電流時(shí)，NMOS管管rO大，更大，更接近理想電流源，能提供更高的電壓增益接近理想電流源，能提供更高的電壓增益q對對nwell 工藝，用工藝，用PMOS管可消除體效應(yīng)管可消除體效應(yīng)v獨(dú)占一個(gè)阱獨(dú)占一個(gè)阱57西電微電子學(xué)院董剛模擬集成電路設(shè)計(jì) 長溝道器件和短溝道器件長溝道器件和短溝道器件q前面的分析是針對長溝道器件（前面的分析是針對長溝道器件（4 m以以上）而言上）而言q對短溝道器件而言，