全數(shù)字鎖相環(huán)原理及應(yīng)用講解(共6頁(yè))

1、精選優(yōu)質(zhì)文檔-傾情為你奉上全數(shù)字鎖相環(huán)原理及應(yīng)用摘要： 首先介紹全數(shù)字鎖相環(huán)的結(jié)構(gòu)，及各個(gè)模塊的作用，接著講述全數(shù)字鎖相環(huán)的工作原理，然后介紹在全數(shù)字鎖相環(huán)在調(diào)頻和解調(diào)電路、頻率合成器中的應(yīng)用。關(guān)鍵字：全數(shù)字鎖相環(huán) 數(shù)字環(huán)路鑒相器 數(shù)字環(huán)路濾波器 數(shù)字壓控振蕩器1. 前言鎖相環(huán)(PLL，Phase Locked Loop 技術(shù)在眾多領(lǐng)域得到了廣泛的應(yīng)用。如信號(hào)處理，調(diào)制解調(diào)，時(shí)鐘同步，倍頻，頻率綜合等都應(yīng)用到了鎖相環(huán)技術(shù)。傳統(tǒng)的鎖相環(huán)由模擬電路實(shí)現(xiàn)，而全數(shù)字鎖相環(huán)(ADPLL，All Digital Phase Locked Loop 與傳統(tǒng)的模擬電路實(shí)現(xiàn)的PLL 相比，具有精度高且不受溫度和

2、電壓影響，環(huán)路帶寬和中心頻率編程可調(diào)，易于構(gòu)建高階鎖相環(huán)等優(yōu)點(diǎn)，并且應(yīng)用在數(shù)字系統(tǒng)中時(shí)，不需A/D及D/A轉(zhuǎn)換。隨著通訊技術(shù)、集成電路技術(shù)的飛速發(fā)展和系統(tǒng)芯片的深入研究，全數(shù)字鎖相環(huán)將會(huì)在其中得到更為廣泛的應(yīng)用。2. 全數(shù)字鎖相環(huán)結(jié)構(gòu)及原理 圖1 數(shù)字鎖相環(huán)路的基本結(jié)構(gòu)(1數(shù)字環(huán)路鑒相器（DPD ）數(shù)字鑒相器也稱(chēng)采樣鑒相器，是用來(lái)比較輸入信號(hào)與壓控振蕩器輸出信號(hào)的相位，它的輸出電壓是 對(duì)應(yīng)于這兩個(gè)信號(hào)相位差的函數(shù)。它是鎖相環(huán)路中的關(guān)鍵部件，數(shù)字鑒相器的形式可分為：過(guò)零采樣鑒相器、觸發(fā)器型數(shù)字鑒相器、超前滯后型數(shù)字鑒相器和奈奎斯特速率取樣鑒相器。(2數(shù)字環(huán)路濾波器（DLF ）數(shù)字環(huán)路濾波器在環(huán)路

3、中對(duì)輸入噪聲起抑止作用，并且對(duì)環(huán)路的校正速度起調(diào)節(jié)作用。數(shù)字濾波器是一種專(zhuān)門(mén)的技術(shù)，有各種各樣的結(jié)構(gòu)形式和設(shè)計(jì)方法。引入數(shù)字環(huán)路濾波器和模擬鎖相環(huán)路引入環(huán)路濾波器的目的一樣，是作為校正網(wǎng)絡(luò)引入環(huán)路的。因此，合理的設(shè)計(jì)數(shù)字環(huán)路濾波器和選取合適的數(shù)字濾波器結(jié)構(gòu)就能使DPLL 滿(mǎn)足預(yù)定的系統(tǒng)性能要求。(3 數(shù)字壓控振蕩器（DCO ）數(shù)控振蕩器，又稱(chēng)為數(shù)字鐘。它在數(shù)字環(huán)路中所處的地位相當(dāng)于模擬鎖相環(huán)中的壓控振蕩器（VCO ）。但是，它的輸出是一個(gè)脈沖序列，而該輸出脈沖序列的周期受數(shù)字環(huán)路濾波器送來(lái)的校正信號(hào)的控制。其控制特點(diǎn)是：前一采樣時(shí)刻得到的校正信號(hào)將改變下一個(gè)采樣時(shí)刻的脈沖時(shí)間位置。全數(shù)字鎖相環(huán)

4、工作原理全數(shù)字鎖相環(huán)的基本工作過(guò)程如下：(1 設(shè)輸入信號(hào) ui (t 和本振信號(hào)（數(shù)字壓控振蕩器輸出信號(hào)）u o (t 分別是正弦和余弦信號(hào)，他們?cè)跀?shù)字鑒相器內(nèi)進(jìn)行比較，數(shù)字鑒相器的輸出是一個(gè)與兩者間的相位差成比例的電壓u d (t。(2 數(shù)字環(huán)路濾波器除數(shù)字鑒相器輸出中的高頻分量，然后把輸出電壓u c (t 加到數(shù)字壓控振蕩器的輸出端，數(shù)字壓控振蕩器的本振信號(hào)頻率隨著輸入電壓的變化而變化。如果兩者頻率不一致，則數(shù)字鑒相器的輸出將產(chǎn)生低頻變化分量，并通過(guò)低通濾波器使DCO 的頻率發(fā)生變化。只要環(huán)路設(shè)計(jì)恰當(dāng)，則這種變化將使本振信號(hào)u o (t 的頻率與數(shù)字鑒相器輸入信號(hào)u i (t 的頻率一致。

5、(3最后，如果本振信號(hào)的頻率和輸入信號(hào)的頻率完全一致，兩者的相位差將保持某一個(gè)恒定值，則數(shù)字鑒相器的輸出將是一個(gè)恒定直流電壓 （忽略高頻分量），數(shù)字環(huán)路濾波器的輸出也是一個(gè)直流電壓，DCO 的頻率也將停止變化，這時(shí)，環(huán)路處于“鎖定狀態(tài)”。3. 全數(shù)字鎖相環(huán)的特點(diǎn)及應(yīng)用全數(shù)字化鎖相環(huán)的共同特點(diǎn)(1電路完全數(shù)字化，使用邏輯門(mén)電路和觸發(fā)器電路。系統(tǒng)中只有“導(dǎo)通”和“截止”兩種工作狀態(tài)，受外界和電源的干擾的可能性大大減小，電路容易集成，易于制成全集成化的單片全數(shù)字鎖相環(huán)路。因而系統(tǒng)的可靠性大大提高。(2全數(shù)字鎖相環(huán)路還緩和甚至消除了模擬鎖相環(huán)路中電壓控制振蕩器（VCO ）的非線性以及環(huán)路中使用運(yùn)算放大

6、器和晶體管后而出現(xiàn)的飽和及運(yùn)算放大器和鑒相器的零漂等對(duì)環(huán)路性能的影響。(3數(shù)字鎖相環(huán)路的環(huán)路部件甚至整個(gè)環(huán)路都可以直接用微處理機(jī)來(lái)模擬而實(shí)現(xiàn)。(4全數(shù)字鎖相環(huán)路中，因模擬量轉(zhuǎn)變?yōu)閿?shù)字量所引入的量化誤差和離散控制造成的誤差，只要系統(tǒng)設(shè)計(jì)得當(dāng)，均可以被忽略。全數(shù)字化鎖相環(huán)的在實(shí)際工程中的應(yīng)用目前，全數(shù)字鎖相環(huán)路（A DPLL ）已在數(shù)字通信、無(wú)線電電子學(xué)及電力系統(tǒng)自動(dòng)化等領(lǐng)域中得到了極為廣泛的應(yīng)用。A DPLL 具有精度高、不受溫度和電壓影響、環(huán)路帶寬和中心編程頻率可調(diào)、易于構(gòu)建高階鎖相環(huán)等優(yōu)點(diǎn)。隨著集成電路技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整個(gè)系統(tǒng)集成到一個(gè)芯片上去。

7、全數(shù)字鎖相環(huán)在調(diào)頻和解調(diào)電路中的應(yīng)用 圖3 調(diào)頻電路框圖全數(shù)字鎖相環(huán)在頻率合成電路中的應(yīng)用在現(xiàn)代電子技術(shù)中，為了得到高精度的振蕩頻率，通常采用石英晶體振蕩器。但石英晶體振蕩器的頻率不容易改變，利用鎖相環(huán)、倍頻、分頻等頻率合成技術(shù)，可以獲得多頻率、高穩(wěn)定的振蕩信號(hào)輸出。輸出信號(hào)頻率比晶振信號(hào)頻率大的稱(chēng)為鎖相倍頻器電路；輸出信號(hào)頻率比晶振信號(hào)頻率小的稱(chēng)為鎖相分頻器電路。鎖相倍頻和鎖相分頻電路組成框圖如圖4所示： 圖4 鎖相倍頻分頻電路組成框圖f i =Nfo注：圖中的N 大于1時(shí)，為分頻電路；當(dāng)N 小于1時(shí)為倍頻電路。4. 總結(jié)本文主要介紹了全數(shù)字鎖相環(huán)的原理及在工程中應(yīng)用，隨著科技的發(fā)展，根據(jù)不同的需要，單片集成全數(shù)字鎖相環(huán)的商用產(chǎn)品越來(lái)越多，它具有精度高、不受溫度和電壓影響、環(huán)路帶寬和中心編程頻率可調(diào)、易于構(gòu)建高階鎖相環(huán)等優(yōu)點(diǎn)。應(yīng)用變得越來(lái)越廣泛。參考文獻(xiàn)1Floyd M.Gardner著，姚劍清譯. 鎖相環(huán)技術(shù). 北京：人民郵電出版社，2007