高頻課程設(shè)計(jì)liubing

1、課程設(shè)計(jì)說(shuō)明書(shū)NO.1DDS與鎖相頻率合成的設(shè)計(jì)本課程為電子、通信類(lèi)專(zhuān)業(yè)的獨(dú)立實(shí)踐課，該課程設(shè)計(jì)建立在電路根底、低頻與高 頻電子線路等課程的根底上，主要讓學(xué)生加深對(duì)高頻電子線路理論知識(shí)的掌握，使學(xué)生 能把所學(xué)的知識(shí)系統(tǒng)地、高效地貫穿到實(shí)踐中來(lái)，防止理論與實(shí)踐的脫離，同時(shí)提高學(xué) 生的動(dòng)手能力，并在實(shí)踐不斷完善理論根底，有助于培養(yǎng)學(xué)生綜合能力。2.設(shè)計(jì)方案論證現(xiàn)代頻半合成源對(duì)頻率精度、分辨率、轉(zhuǎn)換時(shí)間和頻譜純度等指標(biāo)提出了越來(lái)越高 的要求。甚高頻（VHF）頻率合成器通常采用多鎖相環(huán)路（PLL）結(jié)構(gòu)，多環(huán)合成器將單環(huán)中 的巨大分頻比用多個(gè)環(huán)路來(lái)負(fù)擔(dān)，同時(shí)各環(huán)，尤其足主環(huán)的鑒相頻率大幅度提高，從而 滿

2、足了鑒相頻率高、分頻比小和分辨率高等要求。但是由于多環(huán)組合的固有特性，尤其 是分辨率每提高1個(gè)數(shù)量級(jí)，就要增加一級(jí)子環(huán)路，使得其頻率轉(zhuǎn)換速度低、線路復(fù)雜、 可靠性差。直接數(shù)字式頻率合成技術(shù)（DDS）的頻率分辨率高、頻率轉(zhuǎn)換速度快，在通信、遙感測(cè)量、雷達(dá)等領(lǐng)域具有廣闊的應(yīng)用前景。DDS/ PLL混合頻率合成是一項(xiàng)新興技術(shù)。DDS激勵(lì)PLL倍頻的方式能發(fā)揮DDS高分辨率的特點(diǎn)。但采用DDS技術(shù)制作的頻率合成器在 使用中還必須解決低相位噪聲和抑制雜散等問(wèn)題，DDS信號(hào)中的相噪與雜散一旦落入環(huán)路內(nèi)將會(huì)惡化lg N。尤其當(dāng)采用倍頻、變頻等方法將頻率提高到微波頻段后， 該問(wèn)題顯 得更加突出，此外還必須面對(duì)

3、實(shí)現(xiàn)寬頻帶和降低本錢(qián)的問(wèn)題。采用DDS內(nèi)插PLL混頻，即DDS俞出與PLL反應(yīng)回路中的壓控振蕩器（VCO）輸出混 頻，相當(dāng)于用DDS取代多環(huán)頻率臺(tái)成器中的低（細(xì)）頻率子環(huán)，電路結(jié)構(gòu)簡(jiǎn)單，在頻率轉(zhuǎn) 換速度、分辨率等方面性能優(yōu)良，并且不存在 DDS相噪與雜散惡化的問(wèn)題。本課程設(shè)計(jì) 是基于該思想的一種VHF段頻率合成器設(shè)計(jì)。鎖相環(huán)PLL電路對(duì)輸入信號(hào)相當(dāng)于一個(gè)窄帶跟蹤濾波器，因此將DDS輸出信號(hào)作為參考信號(hào)驅(qū)動(dòng)一個(gè)PLL后不但可以大大抑制雜散信號(hào)，還可以方便地將頻率信號(hào)倍 頻提高，但采取該方法會(huì)使輸出信號(hào)的相位噪聲惡化。而如果在環(huán)路中將壓控振蕩器 （VCO）的輸出信號(hào)作為DDS的輸入信號(hào)，DDS在電

4、路中就成為一個(gè)分辨率極高的分頻器， 不僅能利用環(huán)路實(shí)現(xiàn)雜散抑制，同時(shí)也可使輸出信號(hào)的相位噪聲降低，而且由于不必采 用高頻晶體振蕩器，系統(tǒng)本錢(qián)也會(huì)大大降低，并很容易使整個(gè)電路采用混合電路工藝進(jìn) 展系統(tǒng)集成。本方案設(shè)計(jì)一個(gè)VHF段頻率合成器，輸出信號(hào)頻率分辨高，相位噪聲低。圖一所示為頻率合成器的原理框圖。 該合成器原理如下：壓控振蕩器（VCO）產(chǎn)生VHF 段頻率信號(hào)，在反應(yīng)通道中與直接數(shù)字式頻率合成器 （DDS）輸出下混頻，經(jīng)帶通濾波、 程控分頻器后送鑒相/鑒頻器，與鑒相頻率比擬得到的相位誤差信號(hào)，經(jīng)低通環(huán)路濾波 后，其平均值控制VCC俞出向設(shè)定頻率值靠攏并最終鎖定。沈陽(yáng)大學(xué)OK書(shū)*鼻:的4就&q

5、uot;叫 I就“臨: 課程設(shè)計(jì)說(shuō)明書(shū)NO.2*I tI圖一 基于DDS的鎖相頻率合成器框圖本方案采用了 DDS取代多環(huán)頻率合成器中的低（細(xì)）頻率子環(huán)，VCO輸出頻率X圍 89.6110.4 MHz DDS輸出頻率X圍2020.8 MHz混頻后取下變頻 69.689.6 MHz 經(jīng)ECL預(yù)置分頻器10分頻至6.968.96 MHz，鎖相環(huán)（PLL）鑒相頻率取80 kHz，內(nèi)部 程控分頻X圍87112 kHz。壓控振蕩器輸出頻率和其他信號(hào)之間的關(guān)系由式（1）給出：fOUT=N< 10X fr+fDDS （1）其中，fOUT為壓控振蕩器輸出頻率，fr為鑒相頻率，fDDS為直接頻率合成器輸出

6、頻率，N為內(nèi)部程控分頻比。根據(jù)圖一所示方案，設(shè)計(jì)了頻率合成器的具體電路，其電路框圖如圖2所示。采用DDS內(nèi)插式混頻關(guān)鍵是處理好高頻帶通濾波環(huán)節(jié)?？梢圆捎民詈系?LC雙諧振 電路構(gòu)成69.689.6 MHz的固定帶通濾波器（BPF），如同三（a）所示，但實(shí)際調(diào)試發(fā)現(xiàn) 濾波電路的諧振曲線在20 MHz帶寬內(nèi)很難保持水平。壓控振蕩器MC164睬用外接LC電路形式，隨壓控信號(hào)輸出89.6110.4 MHz之間 的頻率，實(shí)際上是外接 LC電路的諧振點(diǎn)（可變電容）隨壓控信號(hào)變化，而濾波 X圍為 69.689.6 MHz，采用一樣的LC電路形式，如圖三（b）所示，用VCO勺電壓榨制信號(hào)， 改變?yōu)V波LC諧振電

7、路的容值，使其諧振頻率點(diǎn)與 VCO的輸出頻率“同步，即濾波諧 振頻率總是與VCO勺輸出頻率相差約20 MHz左右，稱(chēng)之為“滑動(dòng) LC諧振帶通濾波電 路，考慮到混頻后兩個(gè)邊頻最少相距 20 MHz可適當(dāng)降低諧振電路Q(chēng)值（并聯(lián)適宜電阻）， 達(dá)到69.689.6 MHz覆蓋，從而靈活解決了高頻帶通濾波問(wèn)題。沈陽(yáng)大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)No.3圖二高頻寬帶濾波電路模型DDS實(shí)際上是一個(gè)數(shù)字分頻系統(tǒng)，理論上輸出相噪應(yīng)該以分頻比 N=fCLKZ fDDS相對(duì) 于系統(tǒng)時(shí)鐘相噪優(yōu)化-lg N(dB)，0<N<1,但實(shí)際上，由DDS系統(tǒng)內(nèi)部數(shù)字局部引入了相 位抖動(dòng)，不僅有可能抵消相噪優(yōu)化的局部，而且還要惡

8、化相噪，最壞情況可達(dá)10 dB。DDS相噪的近似關(guān)系：LDDS=LS-20lg N+S (2)其中，LDDS為DDS輸出的相噪，LS為參考時(shí)鐘的相噪，3為 DDS相噪惡化因子。 本設(shè)計(jì)方案取fCLK=100 MHz fDDS=20 MHz 3 =10 dB。可得，DDS相噪相對(duì)于參 考時(shí)鐘還改善了 4 dB。DDS取代多環(huán)鎖相頻率合成器的低頻率子環(huán)后，環(huán)路相位噪聲模型如圖三所示。沈陽(yáng)大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)NO.4L - L(N/R心 + L糜 + (57KJ1 X(" + 乩)| X川汕 F+/mX|】-H3)r式中，LRS LPD LLP, LVCO LDDS分別是環(huán)路參考晶振、鑒相器

9、、環(huán)路濾波器、 VCO DDS的相噪，Lo是系統(tǒng)總輸出相噪，H(j 3 )是環(huán)路有效傳遞函數(shù)，為低通濾波因 子。從式(3)可以看出，輸出信號(hào)近端相位噪聲與環(huán)路分頻比有 20lg N的關(guān)系，提高主 環(huán)鑒相頻率fr，可減小環(huán)路分頻比。本方案采用混頻方式，在一定程度上也減小了分頻 比，對(duì)帶內(nèi)相位噪聲有一定改善。環(huán)路帶寬外的相噪如此主要由 VCO勺固有噪聲決定。直接數(shù)字式頻率合成(DDS)的相位截?cái)嗾`差，DAC量化誤差與DACS線性等固有特 性，導(dǎo)致其輸出雜散豐富，如果直接用 DDS俞山激勵(lì)鎖相倍頻，將導(dǎo)致頻譜惡化，而本 方案采用的內(nèi)插式混頻方式，DDS輸出雜散未經(jīng)鎖相倍頻，而仍然保持 DDS原來(lái)輸出

10、的 水平。在本方案中，按 DDS芯片AD9850資料，輸出20 MHz時(shí)，雜散優(yōu)于75 dBc。在本設(shè)計(jì)中采用ADI的AD9850單片集成直接數(shù)字頻率合成器，最高時(shí)鐘允許 125 MHz頻率調(diào)諧字為32 b。根據(jù)DDS的工作原理，其輸出頻率fo和參考時(shí)鐘fs，相位 累加器長(zhǎng)度N以與頻率控制字FSW勺關(guān)系為：fo=fs X FSWT2N (4)在100 MHz時(shí)鐘下工作時(shí)，頻率分辨率可達(dá) 23 MHz,完全可滿足系統(tǒng)設(shè)計(jì)的1 Hz 頻率細(xì)調(diào)要求。跳頻時(shí)間跳頻時(shí)間包含兩局部的計(jì)算，一局部是 DDS跳頻時(shí)間，另一局部如此是環(huán)路的頻率 穩(wěn)定時(shí)間。DDS核心技術(shù)包括相位累加器。正弦表查值，DAC轉(zhuǎn)換與L

11、PF平滑，按芯片AD985C的資料，頻率控制存放器為40 b,采用并行方式需用5個(gè)時(shí)鐘周期(TS)改變頻率控制字， FQ_UDS號(hào)有效后，間隔tCF輸出新的正弦信號(hào)。因此 DDS跳頻時(shí)間至少為：tDDS=5X TS+tCF (5)S O鎖相環(huán)路換頻時(shí)間是包括可變分頻器置數(shù)時(shí)間、VCO調(diào)諧時(shí)間和環(huán)路捕獲時(shí)間的總和，VCO的調(diào)諧時(shí)間可控制在10 1 s量級(jí)，可變分頻器置數(shù)可小于1001 So 環(huán)路捕獲時(shí)間： 如前所述，本方案中合成器輸出頻率 X圍89.6110.4 MHz DDS俞出頻率X圍2020.8MHz由式 可知，粗調(diào)頻率步進(jìn)為10X fr=800 kHz，細(xì)調(diào)頻率步進(jìn)(頻率分辨率)為1沈陽(yáng)

12、大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)NO.5Hz,由 DDS決定。2.3 . 7頻譜圖圖四所示是合成器輸出100 MHZ時(shí)的頻譜圖，從圖中可以看出，其雜波抑制優(yōu)于70dBc,雜波電平優(yōu)于-50 dBclO kHz，噪聲電平與RBV平方根成正比，經(jīng)計(jì)算優(yōu)于：=一 50 1 Olfi1 9 Q00) 一麗 dBc/Hz(IO kHE11圖四頻譜圖3.設(shè)計(jì)結(jié)果與分析按照以上方法我設(shè)計(jì)了一個(gè)小型化、低雜散、高精度的頻率源。電路中DDS采用AD 公司生產(chǎn)的AD98511，其頻率控制字位數(shù)為32位，內(nèi)部集成D/A的位數(shù)為10位，經(jīng) 測(cè)試其在輸出頻率20MHZ時(shí)偏離載頻1kHz處的殘留相位噪聲約為-120dBc/Hz左右，在

13、 3.3V電源電壓下工作頻率為125MHz鎖相環(huán)路采用Peregrine公司的產(chǎn)品PE3236 VCO 如此參照13所生產(chǎn)的MVC系列產(chǎn)品的電路形式直接制作在電路板上，同時(shí)選用10MHz的溫補(bǔ)晶振作為參考信號(hào)。以上幾種器件都具有很高的性?xún)r(jià)比，同時(shí)也是在國(guó)內(nèi)普遍使 用且很具代表性的電路，實(shí)現(xiàn)小型化設(shè)計(jì)也比擬容易。根據(jù)對(duì)DDS雜散分析和鎖相環(huán)路設(shè)計(jì)的結(jié)果，環(huán)路鑒相頻率確定為5MHz DDS設(shè)計(jì)輸出15, 20MHz兩個(gè)頻率，因此DDS后分頻器的分頻比NM的值為3或4,環(huán)路帶寬設(shè) 計(jì)為50kHz,相位余量設(shè)計(jì)為60°。該頻率源輸出頻率X圍為70110MHz頻率步進(jìn)小于1Hz,輸出信號(hào)雜散電

14、平小于 -60dBc,相位噪聲指標(biāo)在偏離載頻1kHz處大約為-105dBc/Hz，而在偏離載頻10kHz處 達(dá)到了 -115dBc/Hz以下。雜波抑制指標(biāo)改善超過(guò)10dB以上。進(jìn)一步試驗(yàn)明確，通過(guò)降 低鑒相頻率、增加NM值并擴(kuò)大M的優(yōu)化取值X圍，雜波抑制可以小于-70dBc。3.2 AD9835在頻率合成中的應(yīng)用沈陽(yáng)大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)No.6直接頻率合成技術(shù)基于采樣定量，通過(guò)查表法來(lái)產(chǎn)生所需波形。如圖五所示圖五頻率合成系統(tǒng)框圖其中，頻率設(shè)定局部通過(guò)控制器將需要輸出的頻率參數(shù)值進(jìn)展設(shè)置，從而控制相位 累加器。相位累加器由N位加法器與N位累加存放器級(jí)聯(lián)構(gòu)成。每送來(lái)一個(gè)時(shí)鐘脈沖， 加法器將控制字k與

15、累加存放器輸出的累加相位數(shù)據(jù)相加， 把相加后的結(jié)果送到累加存 放器的數(shù)據(jù)輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這 樣，相位累加器在時(shí)鐘脈沖的作用下，不斷地對(duì)頻率控制字進(jìn)展線性相位累加。相位累 加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的輸出頻率就是DDS俞出的信號(hào)頻率。 從相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器ROM的相位取樣地址。把存儲(chǔ)在波形存儲(chǔ) 器內(nèi)的波形抽樣值二進(jìn)制編碼通過(guò)查找表方式查出，完成相位到幅值的轉(zhuǎn)換。波形 存儲(chǔ)器的輸出送到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器從而將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求 合成頻率的模擬信號(hào)。AD9835是高性能頻率合成器，其最高頻率為 5

16、0MHz可以廣泛運(yùn) 用于頻率合成和調(diào)制技術(shù)中，其內(nèi)部框圖如圖六所示：沈陽(yáng)大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)NO.76咖骷的（:-!.L? H» i?iE：LEn/J5.:塔無(wú)&P5O PiELL|典宇嗇住亍卜曠用喬!INwtirr：. 雀斜椚控iu密也劭KGisnMU 4 BIT1AL F-財(cái)C«SftSO悔冊(cè)If譚砒閥0bitKH.isnPHjWThT-4iS-jsmc san swi圖六AD9835內(nèi)部框圖AD9835內(nèi)部有一個(gè)32位相位累加器，兩個(gè)32位頻率存放器F0 和F1，四個(gè)12位相位存放器P0 P1、P2、P3。32位相位累加器的輸出值截取高12位后與12位存放器值相

17、加，構(gòu)成12位的相位地址，尋址余弦ROM表。尋得到的幅度值經(jīng)10位的高 速D/A轉(zhuǎn)換后，合成相應(yīng)的余弦信號(hào)，從而完成頻合成的全過(guò)程。3.3任意頻率合成與數(shù)字調(diào)頻、調(diào)相設(shè)計(jì)AD9835內(nèi)部有兩個(gè)32位的頻率存放器，這種結(jié)構(gòu)使AD9835在通信調(diào)制中得到了廣 泛的運(yùn)用。在相應(yīng)控制器的控制下，用戶可以根據(jù)需要通過(guò)控制器接口輸入相應(yīng)的頻率 控制字，單片機(jī)通過(guò)串行方式將頻率控制字加載到AD9835的兩個(gè)頻率控制字中，其輸出頻率如式7所示:(7)沈陽(yáng)大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)No.8用戶可以根據(jù)需要隨意設(shè)定兩個(gè)頻率存放器的數(shù)值，在進(jìn)展2FSK調(diào)制時(shí)，數(shù)字調(diào)制信號(hào)通過(guò)FSELEC管腳輸入，從而選擇當(dāng)前輸出的頻率信號(hào)

18、的頻率存放器，四個(gè)相位 存放器還可以設(shè)置兩頻率信號(hào)的相位，通過(guò)相位累加實(shí)現(xiàn)兩個(gè)不同頻率信號(hào)的輸出，實(shí) 現(xiàn)數(shù)字調(diào)頻。AD9835內(nèi)部擁有4個(gè)12位的相位存放器，在單片機(jī)的控制下，通過(guò)串行 方式可以加載12位相位存放器的值，調(diào)制信號(hào)通過(guò)兩個(gè)相位存放器選擇管腳PSEL(和PSEL1選擇當(dāng)前輸出信號(hào)的相位偏移度，輸出以當(dāng)前選擇的頻率存放器所決定的頻率 值為輸出信號(hào)頻率，當(dāng)前選擇的相位存放器所決定的相位偏移為輸出相位偏移的已調(diào)信 號(hào)，從而實(shí)現(xiàn)數(shù)字信號(hào)的相位調(diào)制。AD9835實(shí)現(xiàn)數(shù)字信號(hào)頻率調(diào)制與相位調(diào)制時(shí)的控制流程如圖七所示：AD9835根據(jù)第一腳(FS Adjust)的輸出電流不同而產(chǎn)生不同幅度的輸出

19、信號(hào)。本設(shè) 計(jì)通過(guò)調(diào)節(jié)該管腳的外接電阻值，改變此管腳的電流輸出，從而實(shí)現(xiàn)輸入信號(hào)的幅度調(diào) 制。其硬件處理框圖如圖八所示：沈陽(yáng)大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)No.9圖八硬件處理框圖本設(shè)計(jì)通過(guò)多路選擇器 ADG82選擇兩路信號(hào)的輸入，如果是數(shù)字信號(hào)，首先通過(guò) DA變換器TLC5615將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，兩路信號(hào)通過(guò)多路選擇器后輸出電壓型 信號(hào)，此電壓型信號(hào)作為 MOS管(2N2222)的外接輸入電壓，連接到 AD9835的第一腳， 從而有效地控制AD9835的外電阻值，改變FS ADJUST!腳的輸入電流，實(shí)現(xiàn) AD9835輸 出信號(hào)的幅度調(diào)制。AD9835作為被廣泛運(yùn)用的直接頻率合成應(yīng)用芯片，其內(nèi)部豐

20、富的存放器資源可以方 便地實(shí)現(xiàn)任意頻率信號(hào)合成、數(shù)字調(diào)頻、數(shù)字調(diào)相、模擬調(diào)幅等功能。本設(shè)計(jì)外部電路 簡(jiǎn)單，只需要通過(guò)單片機(jī)作簡(jiǎn)單地控制即可以實(shí)現(xiàn)上述所有的功能。在電路系統(tǒng)設(shè)計(jì)中，對(duì)信號(hào)源的要求越來(lái)越高，直接頻率合成技術(shù)憑借其獨(dú)特的優(yōu)越性將在未來(lái)一段相當(dāng)長(zhǎng) 的時(shí)間內(nèi)成為載波信號(hào)產(chǎn)生的主要方法之一。4. 設(shè)計(jì)體會(huì)為期一周的高頻課程設(shè)計(jì)已經(jīng)完畢了，回顧設(shè)計(jì)的點(diǎn)點(diǎn)滴滴，我們有太多的收獲，過(guò)程是痛苦的結(jié)果是收獲的這就是我這一周來(lái)最大的感受啦。我們就是在發(fā)現(xiàn)問(wèn)題和解決問(wèn)題中不斷進(jìn)步。這樣我們才能在將來(lái)立足于這個(gè)社會(huì)立足于這個(gè)行業(yè)呀！ 本周課程設(shè)計(jì)不但鍛煉了我么最根本的高頻電子線路的設(shè)計(jì)能力，更重要的是讓我們更深刻的認(rèn)識(shí)了高頻電子線路這門(mén)課程在實(shí)際中的應(yīng)用。還是有書(shū)到用時(shí)方恨少的感覺(jué) 呀。在此次設(shè)計(jì)時(shí)我也遇到了不少的困難和問(wèn)題，但在師生們的共同努力下，辛苦的去 專(zhuān)研去學(xué)習(xí)，最終都克制了這些困難，使問(wèn)題得到了解決。其中遇到的問(wèn)題很多都是在 書(shū)上不能找到的，所以我們必須自己查找相關(guān)資料，利用