四人智力搶答器電子技術課程設計

1、電子技術課程設計報告 題目名稱： 姓 名： 專 業(yè)： 指導教師： 摘要本報告設計的四路智力競賽搶答器電路主要采由74系列常用集成電路組成，涉及到觸發(fā)器、編碼器、加法器、555定時器和RC電路組成的多諧振蕩電路。該搶答器具有基本的搶答功能，當一輪搶答開始后，首先搶答的人由觸發(fā)器保持狀態(tài)并阻止其他任何選手輸入狀態(tài)，此次設計的搶答器在選手輸入信號后先經過D觸發(fā)器，再經過優(yōu)先編碼器編碼，所有選手沒有優(yōu)先級之分，真正做到比賽的公平公正性。主持人可以通過控制按鈕結束本輪的搶答并可以從新開始下一輪搶答。本次設計的搶答器運用74HC175上升沿D觸發(fā)器記錄第一個搶答人的狀態(tài)；運用八輸入與非門74LS30D控制

2、觸發(fā)器的工作，從而使第一個搶答者的狀態(tài)保持，而其他人無法再搶答。電路中需要的時鐘信號由555多諧振蕩電路實現(xiàn)。關鍵詞: 搶答器 觸發(fā)器 555時鐘信號發(fā)生器目錄前言3第1章 設計思路和總體框架圖41.1 系統(tǒng)總體框圖41.2 設計思路4第2章 單元電路設計52.1搶答電路設計52.1.1電路簡介52.1.2工作原理62.1.3集成電路邏輯功能分析62.2時鐘信號發(fā)生電路設計102.2.1 設計分析102.2.2 工作原理10第3章 實物制作133.1實物介紹133.2 焊接過程15第4章 總結16參考文獻17元器件清單18完整電路原理圖19前言目前無論是國內還是國外，智力搶答類的娛樂節(jié)目以其知

3、識的普及性和娛樂宣傳性，一直受到廣大電視觀眾的喜好和好評，是全家老少皆宜的電視類節(jié)目。說到這類電視節(jié)目，就不得不提到節(jié)目中的搶答的環(huán)節(jié)，多位選手在主持人一聲令下開始搶答，先按搶答器者獨占先機，這種情況總是扣人心弦，讓觀眾和選手都心動不已。激動之后，大家有沒有想過節(jié)目中搶答用的電路時如何實現(xiàn)的嗎？選手限時搶答，誰先搶答在其前面的LED燈就會亮，同時其他較晚的人再按鍵是沒有任何效果的。當一輪搶答結束后，主持人操作手中的控制器就可將先前維持住的搶答狀態(tài)復位清零。這種搶答方式有效地提高了競賽的公平和公正性，避免了一些不合理現(xiàn)象的發(fā)生。當今社會發(fā)展迅速，應用于此類搶答節(jié)目的智能搶答器早就問世。其功能的實

4、現(xiàn)方式多種多樣，并逐漸趨向于易于擴展、可靠性好、集成度高、制造費用低、功能更加多樣話的一種高效能的產品。本次設計主要利用常見的74LS系列集成電路芯片和555芯片，并通過劃分功能模塊進行各個部分的設計，最后完成了四路智力競賽搶答器設計，同時制作出了簡易的實物以供實踐演示。第1章 設計思路和總體框架圖1.1 系統(tǒng)總體框圖 1.2 設計思路 本次設計的搶答器運用74HC175上升沿D觸發(fā)器記錄第一個搶答人的狀態(tài)；運用八輸入與非門74LS30控制觸發(fā)器的工作，從而使第一個搶答者的狀態(tài)保持，而其他人無法再搶答；電路中需要的時鐘信號由555多諧振蕩電路實現(xiàn)。 如框圖所示，當選手進行搶答時，觸發(fā)器會將最先

5、按搶答器的選手信號鎖存起來，不會受其他選手的影響。主持人可以通過控制觸發(fā)器“清零”從而使整個系統(tǒng)初始化。第2章 單元電路設計2.1搶答電路設計2.1.1電路簡介圖2.1.1所示為最小搶答電路，擁有搶答和清零的基本功能。J0按鈕為主持人控制開關，一端接地，另一端連接觸發(fā)器74HC175的清零端，當J0按下后clr端接地為低電平，觸發(fā)器復位清零。J1J4為四位搶答選手對應的搶答按鈕，LED1LED4為相應八位選手的顯示燈，當沒有搶答時LED保持熄滅狀態(tài)。為實現(xiàn)搶答的要求，即當?shù)谝粋€選手搶答后其他選手再按搶答器對其不影響，本次設計的搶答電路巧妙地利用了觸發(fā)器的工作原理：沒有一定頻率的時鐘信號輸入D觸

6、發(fā)器74HC175就不能正常工作。電路中將觸發(fā)器輸出的四個結果同時鐘信號一同接入八輸入與非門74LS30中，多余的引腳接高電平做閑置端。沒有搶答時LED的負極為高電平，保持熄滅狀態(tài)，此時74LS30輸出端與時鐘信號同步，一旦有人搶答時，八個LED燈有一個亮，74LS30一輸入端變成低電平，使輸出端變?yōu)椤?”，時鐘信號不能輸入，相應的觸發(fā)器不能繼續(xù)正常工作，斷絕了其他人搶答的機會。 2.1.3集成電路邏輯功能分析2.1.3.1觸發(fā)器輸入輸出J0J1J2J3J4J5J6J7J8Q1Q2Q3Q4Q5Q6Q7Q8011111111110111111111101111111111011111111110

7、11111111110111111111101111111111011111111110為達到項目要求的搶答功能，由搶答器相關功能列的的真值表如下表2.1.3所示。表2.1.3 分析邏輯功能可知，八個輸入狀態(tài)沒有優(yōu)先級之分，而且輸出高低電平要保存下來。這里就要用到觸發(fā)器。由上面的真值表分析可知選用D觸發(fā)器74HC175可以滿足要求。 74HC175的相應邏輯電路圖和功能表如下圖2.1.3所示。圖2.1.3 74HC175電路結構圖和功能表 2.1.3.2 十三與非門接下來是關于八輸入與非門74LS30如何控制時鐘信號的作用的分析。當電路中沒有搶答信號時，十三輸入與非門74LS30的選手信號輸入

8、端都為高電平。時鐘信號輸入端為80kHz 500kHZ的方波，有效電壓為5V。多余的三個輸入端連接5V電源，作為閑置端。如下圖2.1.4所示。如下波形圖2.1.5所示，時鐘信號波形為Clk，當沒有搶答信號時，輸出波形圖為Q。 Q=（Q1Q2Q3Q4Q5Q6Q7Q8（Clk）=Clk在t 時刻加入搶答信號后輸出波形為Q*。例如當一號選手第一個搶答時，Q1=0圖2.1.4 十三輸入與非門 Q*=（Q1Q2Q3Q4Q5Q6Q7Q8（Clk）= 1由此可見此集成電路在設計中起到的邏輯功能。2.2數(shù)碼管顯示電路設計2.2.1電路設計分析為了將鎖存的信號顯示在數(shù)碼管上，需要將8個高低電平信號編譯成二進制碼

9、，在通過顯示譯碼器驅動數(shù)碼管顯示。考慮到經過觸發(fā)器后信號不受優(yōu)先級的影響，可以利用優(yōu)先編碼器74HC148對Q1Q8進行編碼。148的功能表如下圖2.2.1所示：圖2.2.1： 本單元電路選用顯示譯碼器7448作為數(shù)碼管驅動，相應的真值表如下表2.2.1所示，AD為二進制譯碼輸入端，YaYg為譯碼輸出端，直接連接共陰極數(shù)碼管的對應管腳。 一旦輸入和輸出對應不上，就不發(fā)正確的顯示選手的編號。 輸入輸出數(shù)字DCBAYaYbYcYdYeYfYg0000011111101000101100002001011011013001111110014010001100115010110110116011000

10、11111701111110000810001111111表2.2.1實際上帶有進位端的編碼器74HC148編碼出的二進制碼與譯碼器7448的輸入相差“0001”，因此采用全加器74HC283將編碼的二進制數(shù)同“0001”相加，從而得到合適的二進制碼。下的功能表：圖2.2.2 全加器74HC283的功能表綜上，由優(yōu)先編碼器、加法器、顯示譯碼器和共陰極數(shù)碼管組成的顯示電路如下圖2.2.3所示：圖2.2.3 顯示電路2.3時鐘信號發(fā)生電路設計2.3.1 設計分析考慮到搶答電路中運用到了上升沿觸發(fā)器74HC175，需要時鐘信號才能正常工作，在multisim仿真中可以用信號發(fā)生器產生需要的時鐘信號，

11、也可以利用555集成電路和RC震蕩電路組成多諧振蕩器，選取一定參數(shù)的電阻和電容就可以產生所需要的時鐘信號。本次設計的搶答器主要采用555集成電路作為信號發(fā)生器。2.3.2 工作原理 555定時器有TTL型和CMOS型兩類產品，它們的功能和外部引腳排列完全相同。管腳1為接地端GND。 管腳2為低電平觸發(fā)輸入端TRI。該端電平低于VCC/3(或VCC/2)時，輸出Q為高電 平。管腳3為輸出端OUT。 管腳4為復位端RST。RST0時，Q0。管腳5為控制電壓輸入端CON。管腳6為高電平觸發(fā)端THR。該端電平高于2VCC/3 (或VCC)時，輸出Q為低電平。管腳7為放電端DIS。管腳8為電源VCC。當

12、管腳5外接控制電壓VCC時，管腳6的比較電壓為VCC，管腳2的比較電壓為VCC/2。圖2.2.4 555時鐘信號發(fā)生器 當LM555H定時器按圖2.2.4所示電路連接時，就構成了自激多諧振蕩器，其中R18和R19是外接定時電阻，C2是外接定時電容。圖中電阻R18、R19及電容C2構成充放電回路，當VC22VCC/3時，555內部三極管導通，電容C2通過電阻R2放電；當VC2VCC/3時，555內部三極管截止，電容開始充電。負脈沖寬度TWL=0.7R2C2，正脈沖寬度TWH=0.7(R1+R2)C2，振蕩頻率f=1/0.7(R1+2R2)C2。 通過計算上圖設計的時鐘信號發(fā)生器的輸出頻率為： 注

13、：本次設計的搶答器輸入時鐘信號的頻率保持在80kHz 500kHz都可以正常工作。仿真輸出波形如下圖2.2.5所示圖2.2.5 555時鐘電路輸出仿真結果第3章 實物制作3.1實物介紹由于數(shù)電仿真報告截止日期將近，且所需電子元件有限，此次實物制作沒有把整套完整的電路焊制出來，而是制作出了最簡搶答器的電路實物。實物制作主要用到元件和工具有：（1）兩塊上升沿D觸發(fā)器74HC175（2）兩塊二輸入四與非門74LS00，代替74HC133實現(xiàn)“九輸入一輸出”的邏輯功能。（3）八個發(fā)光二級管，分別對應八位選手的編號。（4）6cm8cm萬用電路板一塊（5） 電烙鐵、松香、焊錫、剪線鉗、杜邦線、導線。焊電路

14、依據(jù)的個集成電路結構圖如下所示：本次焊制的實物使用前需要用杜邦線外接5V電源和80kHz 500kHz的時鐘信號。3.2 焊接過程（1）在焊接電路前，一定要設計好各個集成電路和元件的位置和焊接順序電路的設計方案：方案一：手繪電路?？梢砸援媹D的方式構思電路。優(yōu)點：直接方便。缺點：易出錯，電路連接無序、浪費電路板空間。方案二：利用Altium.Designer軟件繪畫出原理圖，再轉化成PCB圖，調整合適后按照PCB圖放置和焊接各個元件。優(yōu)點：可以有效地節(jié)約時間，避免焊接出現(xiàn)錯誤。缺點：如果不擅長使用Altium.Designer軟件就無法進行設計。由于沒有系統(tǒng)的學習過Designer軟件，本次實物

15、電路設計采用方案一。（2） 焊接過程中巧妙地利用焊錫和元件管腳作為連接線，將各個元件連接在一起。由于電路線路復雜，有些線路的跳轉不當，導致焊接出的電路板外觀上不太整齊好看。由于集成電路和發(fā)光二級管為高溫易損元件，焊接前要調整合適的電烙鐵溫度，焊接中要做到“快、對、巧”，從而避免元件的損傷。（3） 焊接完成后需要利用萬用表檢測電路是否正確的焊接，避免虛焊、錯焊、導線短接等問題的發(fā)生，排除完畢后通電測試功能。第4章 總結這是我們第一次利用所學的數(shù)電知識設計電路。雖然當初選擇的這個項目相對簡單，所需要的電路單元不多，功能不太繁瑣，但是通過這將近一個月的摸索和不斷學習，終于設計出了一個相對有個性的八路

16、智力競賽搶答器?；叵脒@一歷程，有過激動，有過失望。從簡簡單單的強大功能的實現(xiàn)到下一步的編碼顯示；從還不知道如何產生時鐘信號到利用555構成的多諧振蕩器才生合適的時鐘信號；從手中只有零零散散還不夠完整的電子元件到最簡搶答電路的焊制成功；從一字一句的敲打到這篇實驗報告的完成。這是一個艱辛而又充滿驚喜的歷程。還沒有接觸過動手研發(fā)時，我從一個大三同學的口中聽說過這樣一句話：從你想做東西到真正做出東西的這種心理歷程是很坎坷的。當初我并不同意他的看法，認為只要理論知識掌握了就會很容易做出實物來?，F(xiàn)在再回味那句話，還真的很有同感。理論只是零散的理論而已，如何將他們有機的結合并運用到設計上來還真不是一件容易的

17、事。只有通過不斷地理論學習和動手實踐才會明白和掌握數(shù)電中最實在的知識和技巧。電路設計過程中遇到了很多問題，比如：搶答器的觸發(fā)器不能觸發(fā)，555多諧振蕩器輸出的時鐘信號幅值不夠、頻率不夠而無法帶動整個電路，利用優(yōu)先編碼器編制的二進制碼和顯示譯碼器輸入的二進制碼不匹配，數(shù)碼管不顯示等等。通過直接求教老師和查閱課本相關資料一步步解決問題。最后概括一下這次仿真設計中的收獲吧：（1） 通過此次仿真和制作鞏固和強化了對邏輯電路、集成電路，尤其是74系列集成電路的認識。（2） 初步嘗試和學習了具有一定功能的一般電路的設計和制作，學會了發(fā)現(xiàn)問題并通過快捷途徑解決問題的方法。（3） 通過最簡搶答電路的焊制，鍛煉和提高了電路焊接水平和靈活解決實際問題的能力。（4） 通過寫實驗報告書，掌握了一般性論文報告的寫作形式和寫作方法。參考文獻1 閻石.數(shù)字電子技術基礎.北京:高等教育出版社.19982 柳淳.電子愛好者入門要訣（技能篇）.中國電力出版社.20013 趙保終.中國集成電路大全（TTL集