可編程多串口接口模塊的研究與設計

1、可編程多串口接口模塊的研究與設計        摘  要：主要介紹了一種具有可編程特點的多串行接口模塊的研究與設計工作，該模塊利用自身的CPU完成對模塊的控制與報文通訊，利用IDT公司推出的異步高速雙口RAMIDT7130完成與主計算機的通訊，同時，通訊的模式可以通過主CPU在線設定。由于模塊與主控計算機之間采用雙CPU并行工作的模式，該模塊在工業(yè)控制與儀表測試等實時性要求較高的領域中有著十分廣闊的應用前景。關鍵詞：串口接口；異步通信；雙口RAM1IDT7130雙口RAM   1）ID

2、T7130的管腳功能和內部功能框圖雙口RAM是一種具有兩個通訊端口的存儲器芯片，通常成為左口（L）和右口（R），兩個端口具有相同的物理特性，包括完整的地址線、數(shù)據(jù)線和控制線，各個端口都可以對它進行讀和寫操作，因此它經(jīng)常在多端口通訊應用對象中作為數(shù)據(jù)交換的平臺。表1為主要管腳及功能說明，圖1為內部功能框圖。    2）IDT7130忙仲裁邏輯和雙邊中斷邏輯當左右兩端口同時要求對同一地址單元進行操作時，雙口RAM有可能發(fā)生操作沖突，忙仲裁邏輯正是用來解決這個問題。具體地說：忙仲裁邏輯是用來確定左右兩端口被要求訪問同一個地址單元時的優(yōu)先級。表2是忙邏輯的基本操作方式。表

3、示左右兩端口地址先穩(wěn)定時，則對方BUSY信號為低，本方BUSY信號為高。表示當端口BUSY信號為低時，則本端口禁止寫。雙邊中斷邏輯是通過讀或寫IDT7130的最后兩個存儲單元（3FEH、3FFH）來實現(xiàn)的，表3為中斷邏輯表，對于這兩個單元的內容，設計者可以自己定義。正是因為IDT7130擁有雙邊的中斷邏輯，才使它能夠方便地成為高速器件（高速CPU）和低速器件（低速CPU）之間的數(shù)據(jù)中轉站。2硬件接口R中斷信號通知主CPU。當主CPU需要發(fā)送報文時，則通過向IDT7130的3FE地址寫操作，由IDT7130發(fā)出INTL 3雙口RAM地址分配和軟件設計本設計中對于RAM存儲區(qū)的分配，首先分成命令區(qū)

4、、狀態(tài)區(qū)、接收數(shù)據(jù)區(qū)、發(fā)送數(shù)據(jù)區(qū)和中斷區(qū)五個大區(qū)，如表4所示。接收數(shù)據(jù)區(qū)和發(fā)送數(shù)據(jù)區(qū)主要用作存放接收數(shù)據(jù)和待發(fā)送的數(shù)據(jù)，為了保證數(shù)據(jù)發(fā)送的可靠性，發(fā)送數(shù)據(jù)區(qū)可以存放5個數(shù)據(jù)塊，以防止多端口同時發(fā)送時發(fā)送數(shù)據(jù)的丟失。主CPU和從CPU的握手通過命令區(qū)和狀態(tài)區(qū)來完成。命令區(qū)內容由主CPU寫，從CPU讀，包括初始化8251、發(fā)送報文、串口屏蔽等一系列命令組成。狀態(tài)區(qū)內容由從CPU寫，主CPU讀，包括8251的狀態(tài)、從CPU命令執(zhí)行狀況和中斷狀態(tài)等信息。中斷區(qū)用于發(fā)出和清除雙口RAM的左右兩個端口的中斷。在雙口RAM的地址分配和握手協(xié)議的設計中，可以根據(jù)實際串口通信情況的不同，靈活把握。本設計中89C

5、51的軟件設計主要包括兩個方面：接收中斷程序，發(fā)送中斷程序。在此分別給出接收中斷程序和發(fā)送中斷程序簡略軟件框圖。圖3是接收中斷程序的軟件框圖，圖4是發(fā)送中斷程序的 軟件框圖。     4結論異步高速雙口RAM作為數(shù)據(jù)緩沖器件，在解決高低速器件的數(shù)據(jù)傳輸問題中，有著非常廣泛的應用天地。本文中所討論的多串口設計方法，正是異步高速雙口RAM作為數(shù)據(jù)緩沖器件解決數(shù)據(jù)傳輸問題的一個典型范例。可以預見，在高速器件和低速器件數(shù)據(jù)傳輸?shù)膽迷O計中，以IDT7130系列芯片為代表的異步高速雙口RAM作為重要的數(shù)據(jù)緩沖器，必將發(fā)揮重要的作用。 參考文獻1仇玉章32位微型計算機原理與接口技術M北京：清華大學出版社2