計算機(jī)組成原理與匯編語言網(wǎng)上教學(xué)活動文本(20051216)

1、計算機(jī)組成原理專周報告成都電子機(jī)械高等專科學(xué)校計算機(jī)工程系第9頁目 錄一、項目名稱1二、實驗?zāi)康?三、不恢復(fù)余數(shù)的陣列除法器介紹1四、邏輯流程圖及原理3算法流程3粗框圖4CSA邏輯結(jié)構(gòu)圖4原理分析5五、實例結(jié)果及求解過程8實例結(jié)果圖8實例求解過程9六、心得體會：10計算機(jī)組成原理專周報告一、項目名稱原碼陣列除法器二、實驗?zāi)康?）理解原碼陣列除法運算的規(guī)則。2）掌握原碼陣列除法器設(shè)計思想，設(shè)計一個原碼陣列除法器。3）熟悉proteus 7 professional軟件的使用。4）復(fù)習(xí)鞏固課堂知識，將所學(xué)知識運用于實際，做到學(xué)以致用。三、不恢復(fù)余數(shù)的陣列除法器介紹陣列式除法器是一種并行運算部件，采

2、用大規(guī)模集成電路制造，與早期的串行除法器相比,陣列除法器 不僅所需的控制線路少，而且能提供令人滿意的高速運算速度。陣列除法器有多種多樣形式，如不恢復(fù)余數(shù)陣列除法器，補(bǔ)碼陣列除法器等等。我們所用到的就是不恢復(fù)余數(shù)的陣列除法器。設(shè)：所有被處理的數(shù)都是正的小數(shù)（仍以定點小數(shù)為例）。不恢復(fù)余數(shù)的除法也就是加減交替法。在不恢復(fù)余數(shù) 的除法陣列中,每一行所執(zhí)行的操作究竟是加法還是減法, 取決于前一行輸出的符號與被除數(shù)的符號是否一致。當(dāng)出 現(xiàn)不夠減時,部分余數(shù)相對于被除數(shù)來說要改變符號。這時應(yīng)該產(chǎn)生一個商位“0”,除數(shù)首先沿對角線右移,然后加到下一行的部分余數(shù)上。當(dāng)部分余數(shù)不改變它的符號時, 即產(chǎn)生商位“1

3、”,下一行的操作應(yīng)該是減法。圖（四）示出了 (4位÷4位)的不恢復(fù)余數(shù)陣列除法器的邏輯原理圖。由圖看出,該陣列除法器是用一個可控加法/減法(CAS)單元所組成的流水陣列來實現(xiàn)的。推廣到一般情況，一個(n1)位除(n1)位的加減交替除法陣列由(n1)2個CAS單元組成，其中兩個操作數(shù)(被除數(shù)與除數(shù))都是正的。單元之間的互連是用n3的陣列來表示的。 這里被除數(shù)X是一個6位的小數(shù)(雙倍長度值)： X0.A1A2A3A4A5A6它是由頂部一行和最右邊的對角線上的垂直輸入線來提供的。除數(shù)Y是一個3位的小數(shù)：Y0.B1B2B3 它沿對角線方向進(jìn)入這個陣列。這是因為，在除法中所需要的部分余數(shù)的左移

4、，可以用下列等效的操作來代替：即讓余數(shù)保持固定，而將除數(shù)沿對角線右移。 商Q是一個3位的小數(shù)：Q0.Q1Q2Q3它在陣列的左邊產(chǎn)生。 余數(shù)r是一個6位的小數(shù)：r0.00r0r1r2r3 它在陣列的最下一行產(chǎn)生。 四、邏輯流程圖及原理算法流程開始|X|A,|Y|B1P,4NA-BA0Q1QN=N-1A+BAA-BA左移一位結(jié)束符號位=0？N=0？YNYN圖（一）原碼陣列除法器算法流程圖粗框圖圖（二）原碼陣列除法器邏輯粗框余數(shù)r= r0 r1 r2 r3CASCASCASCASCASCASCASCASCASCASCASCASCASCASCASCASB0B1B2B3A0A1A2A3A4A5A6Q1Q

5、2Q3Q0Q3Q2Q1Q0r3r2r1r0CSA邏輯結(jié)構(gòu)圖圖（三）CSA邏輯結(jié)構(gòu)圖原理分析可控加法/減法(CAS)單元，包含一個全加器和一個控制加減的異或門，也就是電路圖上的一個74ls86和一個7482的組合，它用于并行除法流水邏輯陣列中，它有四個輸出端和四個輸入端。本位輸入Ai及Bi，低位來進(jìn)位（或借位）信號Ci，加減控制命令P；輸出本位和（差）Si及進(jìn)位信號Ci+1，除數(shù)Bi要供給各級加減使用，所以又輸往下一級。當(dāng)輸入線P0時，CAS作加法運算；當(dāng)P1時，CAS作減法運算。CAS單元的輸入與輸出的關(guān)系可用如下一組邏輯方程來表示：SiAi(BiP)CiCi1(AiCi)(BiP)AiCi

6、（1）當(dāng)P0時,方程式(2.32)就等于式(2.23),即得我們 熟悉的一位全加器(FA)的公式： SiAiBiCiCi1AiBiBiCiAiCi當(dāng)P1時,則得求差公式： SiAiBiCiCi1AiBiBiCiAiCi其中BiBi1在減法情況下，輸入Ci稱為借位輸入，而Ci+1稱為借位輸出。為說明CAS單元的實際內(nèi)部電路實現(xiàn),將方程式(1) 加以變換,可得如下形式： SiAi(BiP)CiAiBiCiPAiBiCiPAiBiCiPAiBiCiPAiBiCiP AiBiCiPAiBiCiPAiBiCiPCi1(AiCi)(BiP)AiCi AiBiPAiBiPBiCiPBiCiPAiCi 在這兩

7、個表達(dá)式中,每一個都能用一個三級組合邏輯電路(包括反向器)來實現(xiàn)。因此每一個基本的CAS單元的延遲時間為3T單元。 原碼除法先取絕對值相除，A0與B0同號，均為0，第一行應(yīng)執(zhí)行0A1A2A3-0B1B2B3，所以該行的控制電位P1，并將這個1作為第一行末位的初始進(jìn)位輸入。因為|X|<|Y|,所以相減后符號位的進(jìn)位輸出為0，即商符為0（如果是異號相除，以后再加負(fù)號）。第二行的P20，作加法操作，并補(bǔ)充一位被除數(shù)A2，以后的各行操作與此相似。假設(shè)第i行夠減，在高位將有進(jìn)位輸出，相應(yīng)的Qi1；這個1又作為下一行的P。若第i行不夠減，則高位無進(jìn)位輸出，相應(yīng)的Qi0，下一行做減法。說明：1.最上面

8、一行所執(zhí)行的初始操作通常是減法(P=1)，因此最上面一行的控制線P固定置成 “1”。2減法是+-y補(bǔ)的運算來實現(xiàn)。這時右端各CAS單元上的反饋線用作初始的進(jìn)位輸入。 3.每一行最左邊的單元的進(jìn)位輸出決定著商的數(shù)值。將當(dāng)前的商反饋到下一行,我們就能確定下一行的操作。（由于最高進(jìn)位輸出信號指示出當(dāng)前的部分余數(shù)的符號,因此,它可決定下一行的操作將進(jìn)行加法還是減法）4.在進(jìn)行運算時,沿著每一行都有進(jìn)位(或借位)傳播,同時所有行在它們的進(jìn)位鏈上都是串行連接。而每個CAS單元的延遲時間為3T單元.因此, 考慮最大情況下的信號延遲,其除法執(zhí)行時間為：td(n1)2×3T其中n為尾數(shù)位數(shù)。五、實例結(jié)

9、果及求解過程實例結(jié)果圖圖（四）實例結(jié)果圖此例便是使用原碼陣列除法器進(jìn)行除法運算的例子。我們看到，當(dāng)被除數(shù)21H和除數(shù)05H送到陣列除法器輸入端后，經(jīng)過3(n1)2T時間延遲，便在除法器輸出端得到穩(wěn)定的商數(shù)6和余數(shù)E（調(diào)整后為5）的信號電平。實例求解過程 X=21H=00100001,Y=05H=0101,求X/Y=？A=|X|=00010101，B=|Y|=00101,-B=11011被除數(shù)A00100001-B 11011余數(shù)為負(fù) 11111<0 Q3=0移位 11110+B 00101余數(shù)為正 00011>0 Q2=1移位 00110-B 11011余數(shù)為正 00001>

10、0 Q1=1移位 00011-B 11011余數(shù)為負(fù) 11110<0 Q0=0+B00101恢復(fù)余數(shù)00011故得 商=1Q3Q2Q1Q0=00110（第一位是符號位）=6（16進(jìn)制） 余數(shù)=00011=3（16進(jìn)制）六、心得體會：在這個專周剛剛開始的時候，為了從四個項目中選出最適合自己的項目，剛開始那兩天就在對四個項目進(jìn)行分析，本來決定做補(bǔ)碼乘法器的，但因為中途項目被分配到各個同學(xué)手中，所以最終以原碼陣列除法器為設(shè)計項目，進(jìn)行分析處理。雖然在項目分析處理的過程中遇到了各種各樣的問題，但是有其他同學(xué)的幫助，所有的問題也都迎刃而解了，最終，在同學(xué)的幫助下，完成了原碼陣列除法器的分析處理。在這個專周里面不僅僅是深刻了解原碼陣列除法器，對補(bǔ)碼陣列乘法器、補(bǔ)碼