基于FPGA和單片機的波形發(fā)生器的設(shè)計

1、基于單片機與FPGA的波形發(fā)生器摘 要: 基于單片機與 FPGA的波形發(fā)生器, 核心技術(shù)是直接數(shù)字頻率合成。FPGA集成了固定分頻器、 單片機通信模塊、 波形合成器及波形選擇等模塊, 其輸出的 8 位數(shù)據(jù)通過 D/A轉(zhuǎn)換并經(jīng)功率放大后即得所需波形。單片機控制鍵盤與顯示模塊, 提供了良好的人機界面。經(jīng)過設(shè)計和電路測試, 系統(tǒng)能產(chǎn)生正弦波、 三角波和方波等波形, 控制靈活, 輸出波形性能良好。關(guān)鍵詞: 波形發(fā)生器; DDS技術(shù); 單片機; FPGA器件; D/A轉(zhuǎn)換器1. 引言波形發(fā)生器在信號源、 變頻電源、 逆變電器和檢測儀表等電子設(shè)備中得到廣泛的應(yīng)用。在通信系統(tǒng)的科研實驗中, 也常常需要用到多

2、種不同頻率和相位的信號, 如正弦波、 三角波、 方波和鋸齒波等。 因此多波形的信號發(fā)生器的應(yīng)用十分廣泛?，F(xiàn)今的波形發(fā)生器是以 DDS 為基礎(chǔ)的數(shù)字波形發(fā)生器。近年來, 可編程邏輯器件 FPGA也被廣泛地應(yīng)用于數(shù)字系統(tǒng), 也特別適合波形發(fā)生器的設(shè)計, 結(jié)合單片機控制靈活的特性, 可以設(shè)計輸出波形性能非常好的波形發(fā)生器。2. DDS(直接數(shù)字頻率合成)技術(shù)DDS技術(shù)是一種應(yīng)用全數(shù)字技術(shù), 從相位概念出發(fā)把一系列數(shù)字形式的信號通過 DAC 轉(zhuǎn)換成模擬形式的信號的合成技術(shù)。DDS技術(shù)建立在采樣定理的基礎(chǔ)上, 它首先對需要產(chǎn)生的波形進行采樣,將采樣值數(shù)字化后存入存儲器作為查找表, 然后再通過查表將數(shù)據(jù)讀

3、出, 經(jīng)過 D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量, 把存入的數(shù)據(jù)重新合成出來。DDS的基本原理框圖見圖 1。 從圖中可以看出 DDS 由四個重要的組成部分: 相位累加器, 波形 ROM, D/A 轉(zhuǎn)換器和低通濾波器。在每一個時鐘周期 T內(nèi), 頻率控制字 K與 N比特相位累加器累加一次, 并同時對 2N 取模運算,得到的相位值以二進制代碼的形式對存儲相應(yīng)波形數(shù)據(jù)的 RAM進行尋址, 輸出與該相位值相對應(yīng)的數(shù)字化幅度值, 再經(jīng) DAC數(shù)模轉(zhuǎn)換完成離散信號到連續(xù)信號的轉(zhuǎn)變, 最后經(jīng)低通濾波器濾波即可得到信號輸出。 由上述原理可知, 輸出頻率滿足:Fout=(K*Fclk)/2N;則當(dāng) K=1 時, DDS有最小

4、頻率輸出, 則 DDS的最小頻率分辨率可達:Fmin=(K*Fclk)/2N;這其實也就是輸出頻率分辨率, 可以看出, 當(dāng) N不斷增加的時候輸出頻率分辨率可以不斷的提高。當(dāng)然在實際中 N的增加受到種種因素的制約。但是就目前的技術(shù)水平來說, 已經(jīng)可以產(chǎn)生很高的頻率分辨率了。3.系統(tǒng)設(shè)計本系統(tǒng)利用 DDS技術(shù), 結(jié)合單片機的靈活控制特點和 FPGA高速、 可編程等優(yōu)點, 設(shè)計完成能產(chǎn)生正弦波、 三角波、 方波等多種波形的波形發(fā)生器。該系統(tǒng)主要由單片機控制模塊和波形發(fā)生模塊兩個主模塊, 各主模塊又由多個子模塊組成。 系統(tǒng)框圖如圖2 所示。4.硬件設(shè)計與實現(xiàn) 由于單片機的強控制能力, 多輸入口子, 軟

5、件編程簡單、 靈活, 所以選用帶內(nèi)部程序存儲器的 89S52單片機作為整個系統(tǒng)的控制計算核心。它采用中斷的方法采集鍵盤命令, 當(dāng)有按鍵按下的時候, 根據(jù)波形、 頻率、 上調(diào)及下調(diào)等按鍵的功能, 轉(zhuǎn)去執(zhí)行相應(yīng)的子程序。電路原理如圖 3 所示。本設(shè)計使用的是SpartanTM- E PQ208 封裝系列 XC2S100E 型號的FPGA 芯片。該芯片具有 100 000 門規(guī)模, 600 個CLB, 40 K 的 BlockRAM, 202 個 I/O 口, 4 個延遲鎖相環(huán), 資源豐富, 非常滿足設(shè)計要求。單片機與FPGA接口主要是向 FPGA 傳入控制信號和頻率控制字。FPGA則接收來自單片機

6、的數(shù)據(jù)信息, 輸出波形。5.FPGA硬件設(shè)計 采用模塊化的設(shè)計方法, 頂層模塊的主要作用是連接各子功能模塊, 將分散獨立的子模塊組成一個系統(tǒng), 子模塊的連接情況如圖 4 所示。 從圖中可以看出系統(tǒng)主要由 8 個模塊組成, 分別是時鐘分頻模塊, 與單片機通信模塊, 相位累加模塊, 數(shù)據(jù)存儲尋址模塊, 各波形數(shù)據(jù)存儲模塊和數(shù)據(jù)選擇模塊。6.系統(tǒng)軟件設(shè)計如圖 5 為單片機部分程序設(shè)計, 主要實現(xiàn)對輸入的按鍵值進行判斷, 根據(jù)判斷結(jié)果執(zhí)行相應(yīng)的處理, 并將輸入的按鍵值按一定的順序顯示出來?？紤]到系統(tǒng)需要通過鍵盤輸入的信息較多, 包括頻率信號, 波形信號, 頻率上調(diào)和下調(diào)等, 為了便于與 FPGA通信, 這些信息的輸入有必要按一定的流程進行操作。因此, 本系統(tǒng)設(shè)置了如下功能鍵:( 1) 準(zhǔn)備鍵: 設(shè)置波形時首先按準(zhǔn)備鍵準(zhǔn)備接收波形的頻率、 類型等信息, 同時對顯示器清屏, 對部分存儲器賦初值;( 2) 波形類型選擇鍵: 按此鍵后, 按數(shù)字鍵 0 2的任意鍵表示選擇一種波形;( 3) 頻率輸入準(zhǔn)備鍵: 按此鍵后 可