新存儲(chǔ)器基礎(chǔ)

1、第3章：存儲(chǔ)器基礎(chǔ)3.2.2 存儲(chǔ)器的主要性能指標(biāo) 衡量半導(dǎo)體存儲(chǔ)器性能的主要指標(biāo)有存儲(chǔ)容量、存取速度、存儲(chǔ)器周期、功耗、可靠性、價(jià)格、電源種類(lèi)等，其中主要的技術(shù)指標(biāo)是存儲(chǔ)容量和存取速度。 1.存儲(chǔ)容量 存儲(chǔ)容量是存儲(chǔ)器的一個(gè)重要指標(biāo)，存儲(chǔ)容量用“存儲(chǔ)單元個(gè)數(shù)每個(gè)單元的存儲(chǔ)位數(shù)”來(lái)表示。例如，存儲(chǔ)器有256個(gè)單元，每個(gè)單元存放8位二進(jìn)制數(shù)，那么該存儲(chǔ)器酌容量為256 x8位。存儲(chǔ)器芯片的容量Q與其地址線的寬度和數(shù)據(jù)線寬度有關(guān)。若地址線為的N位，數(shù)據(jù)線為M位，則Q=2NM。2.存取速度該項(xiàng)指標(biāo)一般用以下兩參數(shù)中的一個(gè)來(lái)描述。(1)存取時(shí)間：一次存儲(chǔ)器讀/寫(xiě)操作時(shí)間。(2)存取周期：是指連續(xù)兩次存

2、儲(chǔ)器讀寫(xiě)操作之間所需要的最小時(shí)間間隔。對(duì)于讀操作，就是讀周期時(shí)間；對(duì)于寫(xiě)操作，就是寫(xiě)周期時(shí)間。因?yàn)樵谝淮螖?shù)據(jù)訪問(wèn)后，芯片不可能無(wú)間歇地進(jìn)入下一次訪問(wèn)，所以，存取周期要略大于存取時(shí)間。表示上，該參數(shù)常表示為讀周期或?qū)懼芷?，存取周期是其統(tǒng)稱(chēng)。3.功耗功耗反映了存儲(chǔ)器耗電的多少，同時(shí)也相應(yīng)地反映了它的發(fā)熱程度（溫度會(huì)限制集成度的提高）。通常要求是功耗小，這有利于存儲(chǔ)器的工作穩(wěn)定性。雙極型半導(dǎo)體存儲(chǔ)器的功耗高于MOS型存儲(chǔ)器。4.可靠性5.性能價(jià)格比3.4存儲(chǔ)器與總線的連接 存儲(chǔ)器接入總線方法存儲(chǔ)器用于存放程序與數(shù)據(jù)。一般用非易失性存儲(chǔ)器ROM來(lái)存放程序，用易失性存儲(chǔ)器RAM存放數(shù)據(jù)。計(jì)算機(jī)的存儲(chǔ)器有

3、兩種體系結(jié)構(gòu)：普林斯頓體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu)。 普林斯頓結(jié)構(gòu)，它的特點(diǎn)是計(jì)算機(jī)只有一個(gè)存儲(chǔ)器地址空間，ROM和RAM被安排在這一地址空間的不同區(qū)域，CPU訪問(wèn)ROM和訪問(wèn)RAM使用相同的指令，因此總線上也就只有一種存儲(chǔ)器讀激勵(lì)。2.2節(jié)中關(guān)于存儲(chǔ)器的描述適合普林斯頓結(jié)構(gòu)。8086、奔騰、ARM等計(jì)算機(jī)系統(tǒng)采用的是普林斯頓結(jié)構(gòu)。 哈佛結(jié)構(gòu)的特點(diǎn)是計(jì)算機(jī)的ROM和RAM被安排在兩個(gè)不同的地址空間，ROM和RAM可以有相同的地址，CPU訪問(wèn)ROM和訪問(wèn)RAM使用的是不同的訪問(wèn)指令，于是總線上也就有兩種存儲(chǔ)器讀激勵(lì)。兩種讀激勵(lì)唯一的區(qū)別體現(xiàn)在控制總線上：RAM的讀控制信號(hào)是、而ROM的讀控制信號(hào)是。M

4、CS-51系列單片機(jī)采用的是哈佛結(jié)構(gòu)。(1)存儲(chǔ)器與總線連接方法存儲(chǔ)器接入總線的理論基礎(chǔ)是化總線激勵(lì)為存儲(chǔ)器激勵(lì)，化存儲(chǔ)器響應(yīng)為總線響應(yīng)： 將總線AB上的激勵(lì)(地址信號(hào))化為存儲(chǔ)器激勵(lì)和Ak-1A0；將總線CB上的激勵(lì)(控制信號(hào))化為存儲(chǔ)器激勵(lì)和；將存儲(chǔ)器響應(yīng)(由D7D0輸出)接入總線DB。依此將存儲(chǔ)器接入總線，見(jiàn)圖3-10 a。注意：圖中芯片內(nèi)的字母表示芯片的引腳，芯片外的字母表示總線的引腳。ABL為AB的低k位，ABH為AB中ABL之外的高若干位。 圖3-10 存儲(chǔ)器接入總線方法 上述方法適合于普林斯頓體系。而對(duì)于哈佛體系，比如MCS-51單片機(jī)，存儲(chǔ)器接入總線方法見(jiàn)圖3-10 b)和c)

5、。圖3-10中存儲(chǔ)器各引腳接入總線的接法基本是確定的：依下標(biāo)對(duì)應(yīng)原則，D7D0與8位DB連接、Ak-1A0與ABL連接；存儲(chǔ)器的引腳、與總線對(duì)應(yīng)引腳相連。抽象部分僅存儲(chǔ)器引腳和與地址總線引腳ABH的連接，更具體的說(shuō)抽象在譯碼器。一個(gè)設(shè)計(jì)正確的譯碼器會(huì)將ABH上的某地址碼譯成0送，作為存儲(chǔ)器片選信號(hào)。地址譯碼方法由前述可知，存儲(chǔ)器與DB和與CB的連接明確簡(jiǎn)單，關(guān)鍵是與AB的連接。其中尤為重要的是譯碼環(huán)節(jié)的設(shè)計(jì)。本節(jié)著重討論這一問(wèn)題。1 譯碼器譯碼器是一個(gè)多輸入單輸出的邏輯器件。其定義是：輸入端輸入某代碼時(shí)，輸出端輸出有效信號(hào)的邏輯器件叫譯碼器。圖3-11為譯碼器示意圖，有3位輸入線，1位輸出線。

6、當(dāng)輸入為3位某代碼時(shí)輸出端輸出有效信號(hào)，輸入3位其他代碼時(shí)輸出端輸出無(wú)效信號(hào)。有效信號(hào)為高電平(邏輯1)叫譯中為高譯碼器，有效信號(hào)為低電平(邏輯0)叫譯中為低譯碼器。將8個(gè)譯中為低譯碼器封裝在一起，加上控制譯碼端G1、構(gòu)成74LS138譯碼器，見(jiàn)圖3-12a。相應(yīng)引腳分布圖見(jiàn)圖3-12b，真值表見(jiàn)表3-5。表中H表示高電平或邏輯1，L表示低電平或邏輯0。 圖3-11 譯碼器示意圖 圖3-12 74LS138邏輯圖可用作譯碼器的邏輯器件有GAL、PLD等。用GAL、PLD譯碼可使線路精簡(jiǎn)，還可做到硬件線路加密。有興趣的讀者可參閱相關(guān)資料。表3-5 74LS138真值表2.地址譯碼方法微機(jī)系統(tǒng)圖1

7、-1中，主片CPU是通過(guò)輸出地址來(lái)訪問(wèn)存儲(chǔ)器是的，即由地址線上送出的地址信息選中某一存儲(chǔ)器片的某個(gè)單元進(jìn)行讀寫(xiě)。由圖3-10 AB與從片的連接方式可知，芯片選擇是由高位地址ABH譯碼實(shí)現(xiàn)的，被選芯片中的單元選擇直接由低位地址ABL確定。地址譯碼方法即由ABH產(chǎn)生的方法，具體有線選法、全地址譯碼法、局部地址譯碼法三種，見(jiàn)圖3-13。 圖3-13地址譯碼方法示意圖(1) 線選法所謂線選法就是用ABH中某一位地址線作為片選信號(hào)直接接到存儲(chǔ)器芯片的片選端。此法一般用于擴(kuò)展少量的從片。這種方法的優(yōu)點(diǎn)是節(jié)省了硬件譯碼器，結(jié)構(gòu)簡(jiǎn)單，成本低廉。缺點(diǎn)是各從片地址空間是斷續(xù)的，每個(gè)從片內(nèi)單元的地址又可能出現(xiàn)大量重

8、疊。地址重疊指一個(gè)從片單元占的地址多于一個(gè)的情況。(2) 全地址譯碼法線選法使總線地址空間沒(méi)有被充分利用，可接的芯片少。若擴(kuò)展較多芯片片，需全地址譯碼?！叭刂贰敝溉康刂肪€參與從芯片的連接，參照?qǐng)D3-10，就是 AB的位數(shù)=ABH的位數(shù)+ABL的位數(shù)這種方法的優(yōu)點(diǎn)是各芯片地址空間連續(xù)，無(wú)地址重疊現(xiàn)象。缺點(diǎn)是譯碼電路復(fù)雜，成本較高。(3) 局部地址譯碼法指部分地址線參與存儲(chǔ)器芯片的連接，參照?qǐng)D圖3-10，就是 AB的位數(shù)ABH的位數(shù)+ABL的位數(shù)這種方法的優(yōu)點(diǎn)缺點(diǎn)介于上述二者之間。是用的較多的一種方法。我們讀圖3-13：芯片中的字母表示該芯片引腳。芯片外的字母表示地址總線的引腳，芯片外相同字母

9、表示同一引腳。設(shè)圖中地址總線AB的位數(shù)為16；DB、CB略去沒(méi)畫(huà)。左邊的譯碼芯片為74LS138。0#芯片屬于局部地址譯碼法，參與連接的地址總線7位：ABL為3位，A2、A1、A0；ABH為4位A15、A14、A13、A12。AB的位數(shù)ABH的位數(shù)+ABL的位數(shù)。1#芯片屬于全地址譯碼，參與連接的地址總線為16位：ABL為12位，A11A0；ABH為4位A15、A14、A13、A12。AB的位數(shù)=ABH的位數(shù)+ABL的位數(shù)。2#芯片為線選法，參與連接的地址總線為3位： ABL為2位，A1A0；ABH為1位A15。直接由A15作為其片選輸入。3.4.3 地址位圖地址位圖是由地址總線和地址信息構(gòu)建

10、的一張圖。其作用如下：讀圖。由已有微機(jī)硬件電路填寫(xiě)地址位圖，獲悉微機(jī)系統(tǒng)各芯片地址。硬件設(shè)計(jì)。由微機(jī)系統(tǒng)的地址要求填寫(xiě)地址位圖，由地址位圖設(shè)計(jì)出譯碼電路，從而完成各從片與地址總線AB的連接。從而完成微機(jī)硬件設(shè)計(jì)。在以后章節(jié)我們將實(shí)踐?，F(xiàn)在我們實(shí)踐一下：讀出圖3-13各芯片地址。 求0#芯片地址位圖。 先將地址總線逐位列于位圖上部。而后分析參與0#芯片連接的地址線： (1)由譯碼器分析片選信號(hào)的產(chǎn)生條件。結(jié)合74LS138的真值表知，只有A15輸出1，譯碼器才譯碼；只有A14、A13、A12都輸出0，才輸出0到0#芯片的腳。即主片CPU通過(guò)A15A14A13A12輸,出1000，選中0#芯片。將

11、此信息填入地址位圖高4位。(2)從片被選中后ABL輸出地址分析。0#芯片被選中(輸入0)，此時(shí)的ABL才有意義，A2、A1、A0任一組輸出值都對(duì)應(yīng)0#芯片地址；這樣的輸出值有8組，將之填入位圖低3位。(3)與0#芯片無(wú)關(guān)的地址線填得0#芯片地址位圖如圖3-14。圖3-14 0#芯片地址位圖此地址位圖一共8行，意味著0#號(hào)芯片有8個(gè)單元，即8個(gè)地址。地址位圖的簡(jiǎn)單畫(huà)法見(jiàn)圖3-14最后一行。圖中表示取0或1都可以，位圖有表示對(duì)應(yīng)芯片存在地址重疊現(xiàn)象。圖3-14中取值的不同將使0#芯片獲得不同的地址空間。當(dāng)依此同樣可求1#芯片地址位圖如圖3-15。 圖3-15 1#芯片地址位圖1#芯片無(wú)地址重疊現(xiàn)象

12、，地址范圍：F000HFFFFH2#芯片地址位圖如圖3-16。 圖3-16 2#芯片地址位2#芯片地址重疊現(xiàn)象嚴(yán)重，全部取0時(shí)地址為0000H0003H。以后的分析與設(shè)計(jì)，用到的地址位圖都以簡(jiǎn)記圖出現(xiàn)。 存儲(chǔ)器接入總線實(shí)例例3-1：設(shè)計(jì)一個(gè)單片機(jī)系統(tǒng)：程序存儲(chǔ)器為4KB，數(shù)據(jù)存儲(chǔ)器為8KB。要求數(shù)據(jù)存儲(chǔ)器地址不能出現(xiàn)重疊現(xiàn)象。分析：此例對(duì)存儲(chǔ)器地址沒(méi)有提出要求，我們可以自行安排。程序存儲(chǔ)器用EPROM，圖3-5的2732。數(shù)據(jù)存儲(chǔ)器用RAM，圖3-2的6264。設(shè)計(jì)總原則是由抽象到具體。(1) ROM接入總線 參照?qǐng)D3-10b畫(huà)出2732與總線連接的抽象圖如圖3-17a。其實(shí)其抽象部分只是譯碼

13、器而已。設(shè)計(jì)譯碼器的方法是先分配地址，再作出地址位圖，依據(jù)地址位圖ABH輸出地址譯出片選信號(hào)單片機(jī)程序存儲(chǔ)器ROM的地址必須從0開(kāi)始安排，所以2732地址分配為0000H0FFFH；根據(jù)地址得地址位圖如圖3-17b；再用或門(mén)充當(dāng)譯碼器，見(jiàn)圖3-17c，或門(mén)能將數(shù)碼A15A14A13A12=0000譯成=0。 圖3-17 2732譯碼器設(shè)計(jì)圖由于本例對(duì)2732地址是否重疊沒(méi)提要求，因此沒(méi)必要采用成本較高的全地址譯碼法，可以直接用A12充當(dāng)。這樣，可以省掉一個(gè)或門(mén)。(2) RAM接入總線參照?qǐng)D3-10c畫(huà)出6264與總線連接的抽象圖如圖3-18a。 單片機(jī)數(shù)據(jù)存儲(chǔ)器RAM的地址一般沒(méi)有特殊要求，本例將地址安排為0000H1FFFH。根據(jù)地址得地址位圖如圖3-18b；用74LS138譯碼，見(jiàn)圖3-18c，將數(shù)碼A15A14A13=000譯成=0。 圖3-18 6264譯碼器設(shè)計(jì)圖本例要求數(shù)據(jù)存儲(chǔ)器不能出現(xiàn)地址重疊，所以必須采用全地址譯碼。 2732與6264兩地址似乎有沖突(不同的芯片有相同的地址)，但沒(méi)有問(wèn)題，因?yàn)閱纹瑱C(jī)存儲(chǔ)器系統(tǒng)是哈佛結(jié)構(gòu)，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分屬不同空間。