南航《微機原理與接口技術(shù)》復(fù)習(xí)(2014～2015(I)閉卷)

1、1 / 14微機原理與接口技術(shù)復(fù)習(xí)要點本課程講授的主要章節(jié)有：第 1 1 章、第 2 2 章、第 5 5 章、第 6 6 章、第 7 7 章、第 8 8 章，第 1010 章、第 1111 章和第 1212 章，第 3 3和第 4 4 章在于應(yīng)用之中(編程基礎(chǔ))。重點章節(jié)：第 2 2 章、第 5 5 章、第 6 6 章、第 7 7 章和第 1010 章。第一部分內(nèi)容回顧第 2 2 章處理器2.12.1 微處理器概述一、 微處理器的性能指標(biāo)(1)功耗=動態(tài)電容X電壓X電流X頻率(2)性能=核心頻率X每個周期執(zhí)行指令的條數(shù)理解性能與功耗公式的含義，能回答相關(guān)問題二、 處理器的幾種工作方式1. In

2、teI 微處理器具有的工作方式：實地址方式、保護地址方式、虛擬8 6方式、系統(tǒng)管理方式及IA-32E 方式。2. 不同處理器具有的工作方式(1) 8086/8088 僅實地址方式(2) 80286 :實地址方式、保護地址方式(3) 80386/486 :實地址方式、保護地址方式、虛擬8 6方式(4) PentiumPentium 4：實地址方式、保護地址方式、虛擬8 6方式、系統(tǒng)管理方式(5)Cure 系列：實地址方式、保護地址方式、虛擬8 6方式、系統(tǒng)管理方式、IA-32E 方式(支持 64 位操作)3. 不同模式之間的切換方法：會有匯編語言程序在實地址方式和保護地址方式間來切換三、流水線及

3、超標(biāo)量結(jié)構(gòu)1.超標(biāo)量(Superscalar)是指在 CPU 中有一條以上的超級流水線， 并且每時鐘周期內(nèi)可以執(zhí)行一條及以 上的指令，這種設(shè)計技術(shù)稱為超標(biāo)量技術(shù)，對應(yīng)處理器的結(jié)構(gòu)，稱為超標(biāo)量結(jié)構(gòu)。2.不同處理器的超標(biāo)量結(jié)構(gòu)處理器80486 Pentium Pentium Pro PentiumIIPentiumII IPentium4Core 2 Duo Core 2 QuardCore i3/5/72 / 14流水線級數(shù)5512121220(478) 31(775)141414流水線個數(shù)123333（2 個倍速）4X24X46X2/4/單周期執(zhí)指條數(shù)123335 (1+2X2)81612/2

4、43.常用核心架構(gòu) 把 Intel 微處理器的核心體系結(jié)構(gòu)分為：（1）80X86 架構(gòu)（8086/8088、80286、80386 和 80486）（2）P5 架構(gòu)（Pentium、MMX Pentium ）（3）P6 架構(gòu)（Pentium Pro、Pentiumn和 Pentium 川）（4）NetBurst 架構(gòu)（Pentium 4）（5）Core 架構(gòu)（Pentium Dual-Core、Core 2 Duo、Core 2 Quad 和 Core 2 Extreme 以及 Corei3/5/7 二 四代等）。2.22.2 微處理器內(nèi)部結(jié)構(gòu)一、 8086 :兩個部件=BIU+EUBIU :

5、負(fù)責(zé)內(nèi)外信息交換。還負(fù)責(zé)物理地址合成。EU :執(zhí)行全部指令二、 80286:四個部件=BU+EU+AU+IUBU :負(fù)責(zé)內(nèi)外信息交換。EU :執(zhí)行全部指令A(yù)U :計算物理地址IU :指令譯碼三、 80386:六個部件=SU （分段）+PU （分頁）+BU （總線）+IPU （預(yù)?。?IDU （譯碼）+EU （執(zhí)行）四、 80486:八個部件=整數(shù)部件+浮點部件+分段部件+分頁部件+總線部件+指令預(yù)取部件+指令部件+Cache 部件五、 Pentium :兩條超標(biāo)量指令流水線U （復(fù)雜）+V （簡單）1、 主要特點：RISC 型超標(biāo)量結(jié)構(gòu)、高性能浮點運算器、雙重分離高速緩存、64 位數(shù)據(jù)總線（外

6、部）、分支預(yù)測、系統(tǒng)管理方式等。2、 內(nèi)部關(guān)鍵部件及其功能（1） BTB （ Branch Target Buffer）:分支目標(biāo)緩沖器 ， 可對分支指令進行預(yù)測， 目的是提高流水線執(zhí) 行效率。在 Pentium 微處理器中，使用了 BTB 預(yù)測分支指令，這樣可在分支指令進入指令流水線之前預(yù) 先安排指令的順序，而不致使指令流水線的執(zhí)行產(chǎn)生停滯或混亂。（2）兩重分離 Cache: 8KB 指令 Cache+8KB 數(shù)據(jù) Cache（3 ）兩條超標(biāo)量指令流水線（整數(shù)部件）：U-流水線+V-指令流水線U-流水線可執(zhí)行復(fù)雜指令和簡單指令V-指令流水線僅能執(zhí)行簡單指令）1 個時鐘周期可執(zhí)行兩條簡單指令六

7、、 Pentium II/Pentium III:Pentium II 和 Pentium III 內(nèi)部有三條超標(biāo)量指令流水線，在一個時鐘周期可執(zhí)行三條簡單指令七、 Pentium 4 :P4 的核心特點：內(nèi)有高速執(zhí)行引擎（ALU 倍速工作），如主頻 2GHz,則內(nèi)部 ALU 可工作在 4GHZ內(nèi)部三條指令流水線，其中兩條倍速工作，因此一個時鐘周期可執(zhí)行簡單指令5 條八、 Cure 架構(gòu)處理器：多核結(jié)構(gòu)，每個核 4 個（i3、5、7 系列 6 個）超標(biāo)量指令流水線。主要特點：（1） 4/6 個超標(biāo)量指令流水線，每個核心內(nèi)建4/6 組指令編譯器3 / 14(2)支持 EM64T (支持 64 位

8、指令集)以及虛擬化技術(shù)(3)多核心架構(gòu)，共享 2MB/4MB/6MB/8MB/12MB二級緩存(4)低功耗，高性能1、通用寄存器(8 位、16 位、32 位、64 位寄存器表示)AH,AL,AX,EAX.RAXBH,BL,BX,EBX.RBXCH,CL,CX,ECX.RCXDH,DL,DX,EDX.RDX2、控制寄存器 CR0,CR3,CR43、段寄存器：CS/DS/SS/ES/FS/GS4、系統(tǒng)地址寄存器 GDTR、IDTR5、標(biāo)志位的含義及其判斷方法復(fù)習(xí)相關(guān)判斷指令 JC、JNC、JS、JNS、JZ、JNZ、JO、JNO, JP、JNP無符號數(shù)比較：大于：JA小于：JB 等于：JE 或 J

9、Z 大于等于：JAE 小于等于：JBE、重要寄存器中的相關(guān)位CR0 中的 PE、PG，CR4 中的 PSEFLAGS、EFLAGS 中的 CF、SF、OF、PF、ZF、IF累加器基址寄存器 計數(shù)寄存器 數(shù)據(jù)寄存器 堆棧指針 基址指針 源變址寄存器 目標(biāo)變址寄存器指令指針標(biāo)志寄存器 機器控制寄存器頁故障地址寄存器頁目錄表基址寄存器 擴展控制寄存器代碼段寄存器 堆棧段寄存器數(shù)據(jù)段寄存器 擴展數(shù)據(jù)段寄存器 擴展數(shù)據(jù)段寄存器 擴展數(shù)據(jù)段寄存器GDT 和 IDT 寄存器LDT 寄存器任務(wù)狀態(tài)段寄存器數(shù)據(jù)寄存器地址寄存器控制寄存器段寄存器系統(tǒng)地址寄存器通用寄存器、要掌握的寄存器4 / 142.42.4 引

10、腳信號與總線時序一、8086 引腳信號DT / R,M / IO,RD,WR,INTR、#INTA、RESET、ALEDT / RM /IORDWR對應(yīng)的操作對應(yīng)外部信號0001讀 I/OIORC0101讀存儲器MRDC1010寫 I/OIOWC1110寫存儲器MWIC二、80386Pentium 引腳信號ADS地址數(shù)據(jù)選擇，第一個狀態(tài)選擇地址，第二個狀態(tài)選擇數(shù)據(jù)。BE3 BEL字節(jié)控制信號，分別控制 32 位的 4 個存儲器體或 4 個 I/O 體，并隱含地址信號 A1 和 A0。 在字節(jié)控制信號的配合下數(shù)據(jù)總線可以按以下形式傳送：BE0為低電平，傳送D7 D0；BE1 為低電平，傳送D15

11、 D8 ；B 為低電平，傳送D23 D16；B為低電平，傳送D31 D24；總線操作與引腳信號的關(guān)系M/IOW/RD/C操作類型對應(yīng)的外部信號指令示例000中斷響應(yīng)INTA001讀 I/OIORCIN AL,DX011寫 I/OIOWCOUT DX , AL101讀存儲器數(shù)據(jù)MRDCMOV AX , SI111寫存儲器數(shù)據(jù)MWTCMOV DI,AX三、80386 總線時序80386 總線讀周期時序四、Pentium 總線時序T1T2T2T2T2T1CLK2jfwwvvvvvnjrmrADSW/R_:_ :_ :_ *r(b)流水線方式下讀總線時序CLKA31-A3ADSW/RD63-D0tBR

12、DYT1T2T1T2CLK- 廠r_y(a)非流水線方式下讀總線時序圖 2.32 PentiumA31-A3ADSW/RD63-D0taBRDYT1 T2 T2 T2 T2T1x:If乂1:l:iI-i11二.z(b) 4 個 64 位數(shù)據(jù)讀猝發(fā)周期總線時序 處理器讀總線周期D31-D0READYADSW/RT1T2T1T2CLA2一HJVVirCriJULTA31 -A3D31-D0READY(a)非流水線方式下讀總線時序5 / 14五、P6Cure 總線時序6 / 14P6 到 Core 2 Due 基本的時序周期2.52.5 對存儲器管理概述一、物理地址空間及虛擬地址空間地址線條數(shù)物理地

13、址空間=2，女口 386 : 232=4GB索引位數(shù)虛擬地址空間=2*2*段大小=214*最大段2.62.6 實地址方式物理地址實方式下的物理地址=段地址*16+偏移地址2.72.7 保護方式下(分段、段頁)物理地址求法要求掌握 32 位 4KB 頁轉(zhuǎn)換(其它類型的頁轉(zhuǎn)換不要求) 所以重點是如何找段描述符和頁相關(guān)項，能定義段描述符段描述符格式訪問權(quán)字節(jié)31.24 23 22 212019 1615 14 131211 10 98 7. 0注意 Type 三個位的含義！位 3E ( Excutable )： E=0 為數(shù)據(jù)段描述符，E=1 為代碼段描述符。位 2 ED (Expansion Di

14、rection ):數(shù)據(jù)段描述符用，ED=0 向上生長段，要求偏移量小于等于段限,ED=1 向下生長段，段偏移量應(yīng)大于段限。位 2 C (Conforming ):代碼段用，C=0 忽略描述符特權(quán)級，C=1 描述符特權(quán)級有效。位 1 W (Write ):數(shù)據(jù)段用，W=1 數(shù)據(jù)可以寫入， W=0 不能寫入。位 1 R ( Read):代碼段用，R=1 代碼段可以讀，R=0 不能讀。段基址(B31-B24 )GD/B0AVL段界(L19-L16)PDPLSTypeA段基址(B23-B16)段基址(B15-B0 )段界(L15-L0)40A35-A3 * 地址 | .ADSREQ4:0D63-D0

15、taDRDY_ i_ _ L_ = _Ij-：-:_ -L x_L_:_ :_ :DBSY尋址階段，數(shù)據(jù)階段狀態(tài)：A15-A8產(chǎn)生體選擇信號BE7-BE07 / 14、由邏輯地址到線性地址的轉(zhuǎn)換48 位（80 位）邏輯地址段選擇子：段內(nèi)偏移地址第 5 5 章存儲器一、存儲器性能指標(biāo)1. 存儲器容量及引腳關(guān)系：存儲容量 V 與 m、n 之間的關(guān)系為：V=2mXn掌握存儲芯片容量與引腳的關(guān)系：特別注意DRAM 弓I腳與容量與其它芯片的不同2. 存儲器帶寬：帶寬=存儲器總線頻率X數(shù)據(jù)寬度 /8 （單位：字節(jié)/S）二、 半導(dǎo)體存儲器基本原理1. SRAM :雙穩(wěn)態(tài)觸發(fā)器兩個穩(wěn)定狀態(tài)記錄信息2. DRA

16、M : MOS （場效）管極間電容充放電存放信息。3. 掩膜 ROM :字線與位線間是否跨接 MOS 管來決定信息 0 和 1。4. PROM :開關(guān)管與位數(shù)間的熔絲是否熔斷決定信息0 和 1。5. EPROM:根據(jù) FAMOS 管浮置柵是否有足夠的電荷積累存儲信息。6. FRAM :靠鐵電晶體構(gòu)成的鐵電電容存儲信息的。三、 掌握存儲器擴展方法1.地址譯碼方法：會根據(jù)電路求地址或根據(jù)地址要求畫譯碼電路（門電路及譯碼器自行選擇）2.擴展容量地址求法：已知一個地址（首地址或末地址）和容量，求另一個地址。153 21 031(63)頁轉(zhuǎn)換示意圖32位線性地址12 113 2 1031 . 22 21

17、DIR（10位頁目錄索Table（10位頁表索引）Offset （12位頁內(nèi)偏移量）10位10位頁表12位.物理地址4KB頁目錄表X4頁表項主存儲器CR3押目錄項地址頁目錄表基地址頁目錄項頁表基地址頁基地址1KX1K=1M頁因此共可尋址1MX4KB=4GB二、由線性地址到物理地址的轉(zhuǎn)換：通過兩次頁的變換得到8 / 143.擴展方法及應(yīng)用（編寫訪問程序或閱讀程序說明功能等）9 / 14位擴展、字?jǐn)U展和字位全擴展三種基本方法4 存儲器組織（8 位、16 位、32 位和 64 位是如何組織的）四、掌握 CMOSCMOS RAMRAM 的讀寫操作兩個端口地址：70H 為地址端口， 71H 為數(shù)據(jù)端口，

18、對 CMOS 操作分兩步驟:MOV AL，CMOS 內(nèi)部地址號OUT 70H，ALINT AL，71H ;讀 CMOS 指定單元內(nèi)容MOV AL，CMOS 內(nèi)部地址號OUT 70H，ALMOV AL，DATA 數(shù)據(jù)OUT 71H，AL ;寫數(shù)據(jù)到 CMOS 指定單元內(nèi)容第 6 6 章基本輸入輸出接口技術(shù)一、基本知識1 處理器與 I/O 間的接口信息：數(shù)據(jù)信息、狀態(tài)信息和控制信息。2 I/O 端口編址方法及 I/O 組織形式：（1 ）存儲器映射編址（統(tǒng)一編址） +I/O 映射編址端口地址：0000HFFFFH，使用 A0A15 共 16 條地址線：（2）對于 8 位和 16 位存儲器和 I/O

19、組織使用 A0A15 地址線對于 32 位存儲器和 I/O 組織使用 A2A15 （A0 和 A1 隱含在/BE0/BE3 中）對于 64 位存儲器和 I/O 組織使用 A3A15 （A0A2 隱含在/BE0/BE7 中）共 64K 個 8 位端口、32K 個 16 位端口、16K 個 32 位端口訪問存儲器使用/MRDC 和/MRWC 控制信號，訪問 I/O 使用/IORC 和/IOWC 控制信號3 輸入輸出控制方式：直接程序控制方式+中斷控制方式+DMA 控制方式+IO 處理機方式4簡單 I/O 接口讀寫技術(shù)（輸入緩沖、輸出鎖存）緩沖器常用三態(tài)門，鎖存器常用D 觸發(fā)器輸入一定要緩沖，輸出可

20、以鎖存。5 熟練掌握串行通信的波特率計算與字符格式確定6 UART 以及 RS-232C 邏輯電平及波形識別（結(jié)合字符格式）結(jié)合題 6.10 和 6.121 掌握波特率的求法及波特率與除數(shù)值的關(guān)系，了解 16550/8250 的功能2 熟練掌握 8255 及其應(yīng)用（包括與其它要求掌握的芯片的綜合應(yīng)用）、掌握接口芯片及其應(yīng)用，兩個控制字要記住!10 / 14（2）端口 C 置復(fù)位命令字1D6D5D4D3D2D1D0方式選擇控制字標(biāo)志A組方式 00=方式 0 01=方式11X =方式2C 下半口 I/OT 1=輸入（0=輸出A 口 I/O1=輸入0=輸出C 上半口 I/O1=輸入 10=輸出B 組

21、方式0=方式 01=方式 1（1 ） 方式選擇控制字B 口 I/O1=輸入0=輸出11 / 14PC 引腳配合的信號標(biāo)識和含義:如輸入時：STB、IBF 以及 INTR,輸出時有OBF、ACK及 INTR（2）熟練掌握 8254/8253 原理及其應(yīng)用（重點方式23和 4）,包括對 8254 的操作順序的要求（1） 8253/8254 命令字D7 D6 D5 D4 D3 D2 D1 D0（2 ）不同模式下最值最大值：所有方式，最大計數(shù)值為0 （二進制表示 10000H , BCD 碼計數(shù)表示 10000）最小值：除方式 2 和 3 夕卜，最小計數(shù)值為 1,方式 2, 3 的最小計數(shù)值為 2含最

22、大計數(shù)值和不同方式最小計數(shù)值等， 比如讓你在規(guī)定時間之后產(chǎn)生一個選通信號 （負(fù)脈沖） 你采 用什么方式？（方式 4）三、知曉常用接口在微機系統(tǒng)中的地址1. CMOS RAM 的地址：70H 71H2. 8253/8254 的地址：40H 43H3. 主 8259 地址：20H21H，從 8259 的地址：A0HA1H第 7 7 章中斷系統(tǒng)一、中斷的五個過程及可屏蔽中斷響應(yīng)過程1、中斷響應(yīng)過程：中斷請求、中斷判優(yōu)、中斷響應(yīng)、中斷處理及中斷返回五個過程2、可屏蔽中斷中斷響應(yīng)過程：（1）進入中斷響應(yīng)周期（2）發(fā)兩個中斷響應(yīng)脈沖（占兩個總線周期）（3） 標(biāo)志寄存器壓入堆棧，并使 IF = 0, TF

23、= 0 （占一個總線周期）（4）斷點地址壓入堆棧（占兩個總線周期）（5）CPU 得中斷類型號后通過中斷類型號獲取中斷服務(wù)程序入口地址，轉(zhuǎn)入口地址。A） 對于實地址方式：找中斷服務(wù)程序入口地址是從中斷量表中讀取中斷向量的，因此要花費2 個總線周期的時間；B）對于保護方式：找中斷服務(wù)程序入口地址是從中斷描述符表中尋求中斷描述符的，如果第一次訪問，則需要從內(nèi)存中找出 8 個字節(jié)的描述符，對于 32 位處理器，需要 2 個總線周期的時間，而通過中斷描述 符中描述的段選擇子，還要從內(nèi)存表尋求 8 個字節(jié)的段描述符，這又要花費 2 個總線周期的時間，因此：保護方式從中斷類型號獲取中斷服務(wù)程序入口地址就需要

24、4 個總線周期的時間。這樣在保護方式下，可屏蔽中斷響應(yīng)過程共要花費2+1+2+4 = 9 個總線周期的時間。三、中斷類型號與中斷服務(wù)程序入口地址的關(guān)系1中斷向量：中斷服務(wù)程序入口地址的簡稱(用于實方式)，占四個字節(jié)，注意格式。SC1通道選擇【0 0=計數(shù)器器 00 仁計數(shù)器器 11 0=計數(shù)器器 21 仁 8253 非法8254 讀回命 操作類型M1M0BCDI I0=二進制計數(shù)1=BCD 碼計數(shù)0 0=計數(shù)器鎖存0 仁讀/寫低字節(jié)1 0=讀/寫高字節(jié)1 仁讀/寫 16 位（字先低字節(jié) 后咼字節(jié)0=復(fù)位仁置位注意方式 1 輸入和輸出三個SC2 RL1 RL0 M2方式選擇0 0 0=萬式 0

25、0 01=方式 1x 1 0=方式2 x1仁方式 31 0 0=方式 41 0 1=方式 512 / 142中斷向量表：實方式下存放256 個中斷向量的內(nèi)存區(qū)域，共1KB , 00000H-003FFH3中斷描述符：保護方式下描述中斷服務(wù)程序入口地址相關(guān)信息咼地址帕移地址IR1IR73、操作命令字全部要求( 0CW1、0CW2 和 0CW3 )控制中斷及優(yōu)先級循環(huán)操作命令字OCW2D7D6D5D4D3D2D1D0RSLEOI00L2L1L0屏蔽查詢狀態(tài)命令字 OCW3D7D6D5D4D3D2D1D00ESMMSMM01PRRRIS4、8259 寄存器狀態(tài)的讀取IRR、ISR 和 IMR 的讀取

26、方法讀主片 IMR 的值：IN AL , 21H;讀 IMR讀主片 IRR 的值MOV AL , 0AHOUT20H , ALIN AL , 20H讀主片 ISR 的值MOV AL , 0BHOUT 20H , AL13 / 14IN AL , 20H讀從片 IMR 的值：IN AL , 0A1H;讀 IMR讀從片 IRR 的值MOV AL , 0AHOUT0A0H , ALIN AL , 0A0H讀主從片 ISR 的值MOV AL , 0BHOUT0A0H , ALIN AL , 0A0H能夠利用匯編語言判斷多個中斷請求還沒有被響應(yīng)或多個中斷被響應(yīng)但中斷還沒有結(jié)束的情況第 1010 章模擬輸

27、入輸出接口技術(shù)、DACDAC1 .D/A 轉(zhuǎn)換器的數(shù)模關(guān)系：Vo=-KVref*D=-Vref*D/2n2 熟練掌握 DAC0832 應(yīng)用能按要求編程產(chǎn)生相關(guān)波形，并能根據(jù)實際連接，注意模擬量與數(shù)字量的關(guān)系如三角波、鋸齒波、倒鋸齒波、梯形波等信號的發(fā)生方法，會編程應(yīng)用，與課程設(shè)計有關(guān)。、ADCADC1. A/D 轉(zhuǎn)換器模數(shù)關(guān)系：Do= KVin/Vref=(2n-1)*Vin/Vref2 熟練掌握 ADC0809 和 AD574 的應(yīng)用會編程，采集模擬信號的方法(1 )鎖存地址并啟動 AD 變換(ADC0809:ALE 和 START 正脈沖；AD574:R/C=0)(2) 判斷是否轉(zhuǎn)換結(jié)束(

28、ADC0809:EOC = 1 為轉(zhuǎn)換結(jié)束,AD574:STS=0 轉(zhuǎn)換結(jié)束)(3) 讀取轉(zhuǎn)換結(jié)果(ADC0809:OE = 1;AD574:R/C=1)結(jié)合已學(xué)第 6 章中的接口芯片，并能應(yīng)用實際中能進行綜合應(yīng)用(8255+8254+DAC0832+AD574 或 ADC0809+8259 等)第 1111 章總線-、總線信號類型電源+數(shù)據(jù)線+地址線+控制線二、總線層次處理器總線(最快)；存儲器總線；系統(tǒng)總線；外部總線(最慢)三、總線帶寬(數(shù)據(jù)傳輸率)的求法(1) 并行總線帶寬或數(shù)據(jù)傳輸率 =(總線寬度/8 位)x總線工作頻率(2) 串行總線帶寬或數(shù)據(jù)傳輸率 =(1/10)x總線工作頻率x通

29、道數(shù)第 1212 章 微機硬件系統(tǒng)1了解主板硬件系統(tǒng)基本組成14 / 142掌握芯片組的功能及 MCH （北橋）和 ICH （南橋）的概念及作用。 重點掌握： MCH 以及 ICH 的含義及功能，能區(qū)分哪些部件歸哪個芯片管理 3 了解主板結(jié)構(gòu)種類 （AT/ATX/BTX）4了解計算機系統(tǒng)的構(gòu)成 從微機技術(shù)發(fā)展看，趨向串行技術(shù)（總線由并行變串行、硬盤接口也由并行變串行等等）第二部分 重點例題及習(xí)題：、重點例題：第 2 章【例 2.3】、【例 2.4】第 5 章【例 5.3】、【例 5.4】第 6 章【例 6.3】、【例 6.4】、【例 6.5】、【例 6.6】及 6.7.5 應(yīng)用實例第 7 章【例 7.1】、【例 7.2】第 10 章 P3.79ADC0809 應(yīng)用以及 P.380 AD574 應(yīng)用、典型習(xí)題第 2 章 2.1, 2.2 , 2.9，2.10， 2.11,2.22,2.28, 2.30,2.44,2.46,2.48, 2.49第 5 章 5.3, 5.4, 5.5, 5.6, 5.10, 5.11,5.14,5.17,5.23第 6 章 6.2,6.6,6.10, 6.12, 6.15,6,16, 6.17,6,19,6.20第 7 章 7.1(2),(5),7.5, 7.6,7