如何提高ADC采樣精

1、一、減小電源噪聲 1、電源端 從噪聲角度講，線性穩(wěn)壓器具有較好的輸出。市電經降壓、整流和濾波，再經過線性穩(wěn)壓器。強烈建議在整流輸出端連接濾波電容。請參考線性穩(wěn)壓器的數(shù)據手冊。 如果使用開關型電源，建議使用一個線性穩(wěn)壓器為模擬部分供電。 建議在電源線和地線之間連接具有好的高頻特性的電容，即在靠近電源一端應放置一個0.1F和一個1至10F的電容。 電容允許交流信號通過，小容量的電容過濾高頻率的噪聲，大容量的電容過濾低頻率的噪聲。通常瓷介電容具有較小的容值(1pF至0.1F)，和較小的耐壓(16V至50V)。建議在靠近主電源(VDD和VSS)和模擬電

2、源(VDDA和VSSA)管腳的地方，放置這樣的瓷介電容。這樣的電容可以過濾由PCB線路引出的噪聲。小容值的電容可以響應電流的快速變化，并快速地放電適應快速的電流變化。 鉭電容也可以與瓷介電容一道使用。可以使用大容值的電容(10F至100F)過濾低頻率的噪聲，通?？梢允褂秒娊怆娙?。建議把它們放在靠近電源端。 可以使用在電源線上串聯(lián)鐵氧體電感濾除高頻噪聲。因為串聯(lián)的電阻非常小，除非電流非常大，這個方法可以產生非常小的(可以忽略的)直流損失。在高頻時，它的電阻很大。 STM32F10xxx端 多數(shù)的STM32F10xxx微控制器的VDD和VSS管腳都是互相靠近

3、的，VREF+和VSSA也是靠近的。因此可以在非?？拷⒖刂破鞯牡胤椒胖靡粋€電容器。每一對VDD和VSS管腳都需要使用單獨的去藕電容器。 VDDA管腳必須連接到2個外部的去藕電容器(10nF瓷介電容+1F的鉭電容或瓷介電容)。參見圖14和圖15的去藕電路例子。 對于100腳和144腳封裝的產品，可以在VREF+上連接一個外部的ADC的參考輸入電壓，從而改善對輸入低電壓的精度(參見2.2.4節(jié))。在VREF+上的電壓范圍是2.4V至VDDA。如果在VREF+上單獨提供參考電壓，必須在這個管腳上連接2個電容器，10nF和1F，而且VREF+不能超出2.4V至VDDA的范圍。2、

4、電源穩(wěn)壓的建議 供電系統(tǒng)應該有好的線性和負載調節(jié)特性，因為ADC模塊使用VREF+或VDDA作為模擬參考，數(shù)字數(shù)值的輸出是這個參考電壓與模擬輸入信號的比值，VREF+必須在各種負載情況下保持穩(wěn)定。 任何時候，不管因為開啟了一部分的電路導致負載增加，電流的增加不應引起電壓的下降。如果在寬的電流范圍內能夠保持電壓的穩(wěn)定，這樣的電源具有好的負載調節(jié)特性。 例如：LD1086D2M33電壓調壓器，在VIN從2.8V至16.5V的范圍內(Iload = 10mA)的典型線性調節(jié)是0.035%，在Iload從0至1.5A的范圍內的負載調節(jié)是0.2%(詳見L

5、D1086的數(shù)據手冊)。 線性調節(jié)的數(shù)值越低，穩(wěn)壓性能越好。同樣，負載調節(jié)數(shù)值越低，穩(wěn)壓性能越好，輸出的電壓越穩(wěn)定。 還可以使用諸如LM236作為VREF+的參考電壓，這是一個2.5V的電壓參考二極管(詳見LM236數(shù)據手冊)。3、消除模擬輸入信號的噪聲 平均值方法 平均值法是一個簡單的技術，通過對一個模擬輸入信號的多次采樣和軟件計算取平均值實現(xiàn)。這個技術有利于消除那些不頻繁變化的模擬輸入信號上的噪聲。 平均值法需要在一個相同的模擬輸入電壓上進行多次采樣，保證模擬輸入信號在轉換完成之前，保持在相同的電壓，否則模擬輸入的變化將會出現(xiàn)在結果數(shù)值中，

6、從而引入新的誤差。 增加一個外部濾波器 ,使用一個外部濾波器可以消除高頻噪聲，沒有必要使用昂貴的濾波器去處理超出需要頻率之外的頻率分量。因此，一個相對簡單的具有阻斷頻率fC，剛好超過需要頻率的低通濾波器，可以有效地限制噪聲和假波。采樣速率超過最高的需要頻率即可，通常為25倍于fC。 注： 組成外部濾波器的R和C數(shù)值，應該滿足2.2.5節(jié)和2.2.6節(jié)的要求。4、 將最大的信號幅度與ADC動態(tài)范圍匹配 這個方法可以通過合理地選擇參考電壓或使用一個前級放大器，使用ADC的全量程輸出，得到最大可能分辨率，從而提高精度。 選擇參考電

7、壓(僅適合于100腳和144腳封裝的產品) 在要測量信號希望的范圍內選擇參考電壓。如果要測量的信號有偏移，則參考電壓也應該有相應的偏移。如果要測量的信號有由一個最大的幅度，則參考電壓也應該有相應的最大幅值。這個參考電壓與要測量信號的幅值匹配，就能夠使用ADC模塊的全范圍輸出，得到最大的分辨率。 在100腳和144腳封裝的STM32F10xxx產品中，ADC參考電壓由外部的VREF+提供，VREF-管腳必須與地線相連。VREF+管腳為上述匹配方法提供了可能。 例如：如果要測量的信號在0V至2.5V之間變化，建議選用VREF+ = 2.5V；可以選

8、用LM235作為參考電壓(詳見LM235的數(shù)據手冊)，下圖示范了這些條件。 注： VREF+上的電壓必須處于2.4V和VDDA之間。使用前置放大器 如果要測量的信號太小(與ADC的測量范圍相比)，則最好使用一個外部的前級放大器，這個方法可以用于所有封裝的STM32F10xxx產品，特別是那些沒有VREF+管腳的封裝。 例如：如果要測量的信號變化范圍是0V至1V之間，而VDDA是3V，這個信號可以被放大，使它的峰-峰幅度與VDDA的數(shù)值相同，增益為3。圖17示范了這個例子。 這個放大器可以把輸入信號的范圍轉換至ADC模塊的范圍，它同樣可以在輸入信

9、號與ADC輸入之間引入偏移量。特別要注意設計這個放大器時不要引入額外的誤差(如額外的偏移，放大鏡增益的穩(wěn)定性、線性度、頻率響應等)。5、模擬信號源的阻抗計算 假定最大允許的誤差是1/4LSB，下面計算一下最大允許信號源的阻抗。 VC是內部CADC電容器上的電壓(參見圖9)。 這樣得到：誤差 = VAIN  VC = ¼ LSB 圖18 最差情況下的誤差：VAIN = VREF+ 令tS是采樣時間。 tS = 

10、;TS / fADC，其中TS是按周期計算的采樣時間 (1) 對于給定的tS，對應VAIN = VREF+的誤差大于對應VAIN < VREF+時的誤差，這是因為把CADC從0V充電至VAIN，在VAIN = VREF+時需要比在VAIN < VREF+時需要更多的時間(參見圖18)。因此VAIN = VREF+時是計算最大允許信號源阻抗時需要考慮的最壞情況。 誤差 =   其中： &

11、#160;Rmax = (RAIN + RADC)max   (2)  N是ADC的分辨率(對于STM32而言，N = 12) 這樣得到： 。 因此： (3) 綜合表達式(1)、(2)和(3)，我們得到：  對于TS = 7.5，fADC = 14MHz，CADC = 12pF和RADCmax = 1k，在要求誤差為1/4 LS

12、B時的最大允許信號源阻抗為：  即：RAINmax = 3.6k 注： 使用一個跟隨放大器可以減小信號源的阻抗效應，這是因為放大器具有高的輸入阻抗和非常低的輸出阻抗，它把RAIN與RADC隔離開來。但是，放大器引入的偏移誤差必須加以考慮。6、信號源頻率條件與源電容和分布電容的關系當外部電路的電容沒有被模擬信號源完全充電的情況下，模擬輸入信號的電壓不會與模擬輸入的電壓VAIN相同。如果模擬輸入信號產生變化，它的變化頻率(FAIN)的周期至少應該滿足：10 x RAIN x (CAIN +

13、 CP) TAIN = 模擬信號的周期 = 1/FAIN 因為：TAIN  10 x RAIN x (CAIN + CP) 因此：FAIN  1 / 10 x RAIN x (CAIN + CP) 例如： 對于RAIN = 25k，CAIN = 7pF，CP =

14、0; 3pF，則： FAINmax = 1 / 10 x 25x103 x (7 + 3)x10-12 即信號源的最高頻率FAINmax = 400kHz。 對于上述給出的信號源特性(容抗與阻抗)，它的頻率不能超過400kHz，否則ADC的轉換結果將是不準確的。 圖19 建議的RAIN與CAIN值與信號源頻率FAIN的關系7、 溫度效應補償 一個方法是根據不同的溫度范圍，測量出完整的偏移和增益變化

15、，再在存儲器中建立一個對照表。這樣的方式需要額外的費用和時間。 另一個方式是當溫度達到某個數(shù)值時，使用內部的溫度傳感器和ADC看門狗功能，重新校準。 8、 注入電流最小化 檢查你的設計，確認是否有任何數(shù)字或模擬輸入可能低于VSS或VSSA，如果存在這種情況，則從這個管腳會有負的注入電流進入。如果一個數(shù)字輸入靠近要進行轉換的模擬輸入，則注入電流會對精度產生較大影響。 應該避免在任何標準的模擬輸入管腳上引入負的注入電流，這會極大地減低在其它管腳上正在進行轉換的精度。 建議在可能產生負的注入電流的I/O管腳于VSSA之間連接一個肖特基二極管

16、。 ADC的精度不會受到正的注入電流的影響，只要它是在規(guī)定的范圍內，詳見相應的STM32F10xxx數(shù)據手冊中，I/O端口特性部分關于IINJ(PIN)和IINJ(PIN)的參數(shù)。9 減小I/O腳串擾 在模擬信號線的周圍布置地線產生屏蔽可以有效地減小串擾干擾噪聲。下圖顯示了在信號線之間安排地線的情況。10、降低EMI導致的噪聲可以通過合理的屏蔽和布局技巧減小EMI噪聲。可能的發(fā)射源必須在物理上與接收端分開，可以在電氣上通過適當?shù)慕拥睾推帘伟阉鼈兎珠_。 屏蔽技術 在敏感的模擬信號線旁邊鋪設地線連線，可以提供PCB層次的屏蔽，雙層PCB的另一個邊也

17、應該有接地布線。這樣可以防止干擾和I/O串擾影響信號。見圖21。 從遠距離(如傳感器等)過來的信號，應該使用屏蔽電纜連接到PCB。在PCB上應該盡量地減小這些信號線的長度。 不應該使用電纜的屏蔽層連接微控制器與傳感器或模擬信號源的地線，應該使用單獨的地線。屏蔽層應該只在一端接地，靠近接收器的地方，例如微控制器的模擬地。在電纜屏蔽層的兩端(源和接收端)都接地可能導致地線的環(huán)路，會有電流在屏蔽層流過，這時屏蔽層變成了一個天線從而失去了屏蔽的作用。 這個接地屏蔽的概念同樣適合于具有金屬外殼的應用項目，它同樣可以幫助減低EMI和EMC的干擾。金屬外殼需連接到主電源的大地端

18、，如果沒有電源的大地，可以使用直流地線。11、PCB的設計建議分隔模擬與數(shù)字部分的布置 建議在PCB上分隔模擬與數(shù)字線路(見圖22)。同樣需要避免兩部分的走線交叉，經過耦合，數(shù)字信號的走線可以在模擬信號線上產生高頻率的噪聲。 數(shù)字信號能夠產生高頻率的噪聲是因為它的快速翻轉變化。 由PCB基板(玻璃、瓷介或塑料)隔離的金屬連線(走線)之間，構成了耦合電容。 推薦在不同的層面上安排模擬和數(shù)字地線。如果有許多模擬線路，最好使用獨立的模擬地線層，模擬地線必須置于模擬線路之下。分隔模擬與數(shù)字部分的供電如果在微控制器的外圍有很多的模擬和數(shù)字電路，最好能夠有分隔開的模

19、擬與數(shù)字供電(見圖23)。根據STM32F10xxx的封裝不同，分別擁有不同的模擬和數(shù)字供電和地線管腳，VDDA/VREF+和VDD管腳可以使用不同的供電。 如果使用開關型電源給數(shù)字部分供電，則應該使用另一個線性電源為模擬電路供電。 同理，如果考慮到有很多的I/O端口翻轉操作從而可能在直流電源上產生大量噪聲，最好也需要使用獨立的電源為模擬電路供電。 圖23 分隔模擬與數(shù)字部分的供電推薦將模擬地和數(shù)字地按照星型網絡連接，即模擬地和數(shù)字地應該只在一個點相連，這樣可以避免因為數(shù)字信號的翻轉而產生的噪聲進入模擬供電線路，同樣可以避免電流的突變影響到模擬電路部分。使用不同的PCB層安排供電和地線  雙層PCB 對于2層的PCB，建議盡可能擴大地線布線的面積，供電線路(VDD、VDDA)應該使用普通走線。如果2層間使用相同的地線信號，可以在相交的區(qū)域通過多個連接點把2層的地線連接在一起。不用的PCB部分，可以全部鋪設為地線平面。 另外一種常見的做法是，在PCB的一面把未用的部分鋪設為電源(V