高速ADC供電技術分析及設計方案

1、高速ADC供電技術分析及設計方案    摘要：實現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導放大器-電容(OTAC)連續(xù)時間型濾波器的結構、設計和具體實現(xiàn)，使用外部可編程電路對所設計濾波器帶寬進行控制，并利用ADS軟件進行電路設計和仿真驗證。仿真結果表明，該濾波器帶寬的可調范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關鍵詞：Butte為使高速模數(shù)轉換器發(fā)揮最高性能，必須為其提供干凈的直流電源。高噪聲電源會導致信噪比（

2、SNR）下降和/或ADC輸出中出現(xiàn)不良的雜散成分。本文將介紹有關ADC電源域和靈敏度的背景知識，并討論為高速ADC供電的基本原則。模擬電源和數(shù)字電源當今的大部分高速模數(shù)轉換器至少都有兩個電源域：模擬電源（AVDD）和數(shù)字與輸出驅動器電源（DRVDD）。一些轉換器還有一個附加模擬電源，通常應作為本文所討論的額外AVDD電源來處理。轉換器的模擬電源和數(shù)字電源是分離的，以防數(shù)字開關噪聲（特別是輸出驅動器產(chǎn)生的噪聲）干擾器件模擬端的模擬采樣和處理。根據(jù)采樣信號的不同，此數(shù)字輸出開關噪聲可能包含顯著的頻率成分，如果此噪聲返回器件的模擬或時鐘輸入端，或者通過電源返回芯片的模擬端，則噪聲和雜散性能會很容易受

3、其影響而降低。對于大多數(shù)高速模數(shù)轉換器，建議將兩個獨立的電源分別用于AVDD和DRVDD。這兩個電源之間應有充分的隔離，防止DRVDD電源的任何數(shù)字開關噪聲到達轉換器的AVDD電源。AVDD和DRVDD電源常常采用各自的調節(jié)器，然而，如果在這兩個電源之間實現(xiàn)了充分的濾波，則采用一個調節(jié)器通常也能獲得足夠好的性能。ADC電源靈敏度PSRR確定高速ADC對電源噪聲的靈敏度的一個方法，是將一個已知頻率施加于轉換器的電源軌，并測量轉換器輸出頻譜中出現(xiàn)的信號音，從而考察其電源抑制性能。輸入信號與輸出頻譜中出現(xiàn)的信號的相對功率即為轉換器在給定頻率下的電源抑制比（PSRR）。下圖顯示了典型高速ADC的PSR

4、R與頻率的關系。此圖中數(shù)據(jù)的測量條件是將器件安裝于配有旁路電容的評估板上，這種方法能夠顯示典型應用中器件如何響應電源噪聲。注意在這種情況下，轉換器的PSRR在低頻時相對高得多，當頻率高于約10MHz時會顯著下降。利用此PSRR信息，設計人員可以確定為了防止噪聲損害轉換器的性能，電源所容許的紋波水平。例如，如果一個電源在500kHz時具有5mVp-p的紋波，則從下面的PSRR圖可知，轉換器在此頻率提供大約58dB的抑制。轉換器的滿量程為2Vp-p，因此原始5mV信號比輸入滿量程低52dB。此信號將進一步衰減58dB，從而比轉換器的滿量程功率低110dB。這樣，設計人員就能使用轉換器的PSRR數(shù)據(jù)

5、來確定在給定頻率下轉換器電源的容許紋波。如果轉換器的電源在已知頻率具有紋波，例如來自上游開關轉換器，則可以利用該方法確定將此噪聲衰減至容許水平所需的額外濾波。上述分析假設給定電源上僅出現(xiàn)一個頻率。事實上，根據(jù)電源獲得方式的不同以及該電源供電對象的不同，電源上的噪聲可能具有額外頻率成分。如果是這種情況，設計人員必須確保為電源提供充分的濾波來衰減此噪聲。請注意，由于ADC輸入的寬帶特性，在其它奈奎斯特頻率區(qū)中，處在ADC輸入的目標頻帶之外的噪聲可能會進入目標頻帶。關于線性調節(jié)器的討論傳統(tǒng)上使用線性調節(jié)器來為轉換器的AVDD和DRVDD軌提供干凈的電源。低壓差線性調節(jié)器能夠出色地抑制約1MHz以下的

6、低頻噪聲。典型LDO的控制環(huán)路帶寬不超過此頻率，因此更高頻率的噪聲會幾乎毫無衰減地通過調節(jié)器。對于此頻率以上的噪聲，必須在LDO之后通過額外濾波對其進行衰減，防止此噪聲到達ADC。通常，結合使用鐵氧體磁珠、大去耦電容和局部電源去耦，即足以衰減任何通過線性調節(jié)器的高頻噪聲。設計電源濾波器時必須注意，如果使用串聯(lián)感性元件，應確保上電和掉電時的感應電勢不會達到足以損壞轉換器的水平。圖1：典型ADC電源抑制比與頻率的關系此外，鑒于LDO的上游常常還會有一個開關轉換器，設計人員必須確保LDO和濾波器電路能夠充分抑制此開關轉換器的頻率?，F(xiàn)代開關轉換器的開關頻率越來越高，可能高于典型LDO的環(huán)路帶寬。來自這

7、些高頻開關轉換器的噪聲很容易通過LDO，必須利用下游濾波器對其進行衰減。雖然線性調節(jié)器能夠很好地為ADC提供干凈的電源，但效率不高是其主要缺點。根據(jù)提供給線性調節(jié)器輸入端的電壓的不同，LDO的效率可能非常低。提供一個略高于LDO壓差的電壓雖然可以提高效率，但這經(jīng)常需要增加額外的電源級，導致電源設計的成本和復雜度隨之增加。為使高速模數(shù)轉換器發(fā)揮最高性能，必須為其提供干凈的直流電源。高噪聲電源會導致信噪比（SNR）下降和/或ADC輸出中出現(xiàn)不良的雜散成分。本文將介紹有關ADC電源域和靈敏度的背景知識，并討論為高速ADC供電的基本原則。模擬電源和數(shù)字電源當今的大部分高速模數(shù)轉換器至少都有兩個電源域：

8、模擬電源（AVDD）和數(shù)字與輸出驅動器電源（DRVDD）。一些轉換器還有一個附加模擬電源，通常應作為本文所討論的額外AVDD電源來處理。轉換器的模擬電源和數(shù)字電源是分離的，以防數(shù)字開關噪聲（特別是輸出驅動器產(chǎn)生的噪聲）干擾器件模擬端的模擬采樣和處理。根據(jù)采樣信號的不同，此數(shù)字輸出開關噪聲可能包含顯著的頻率成分，如果此噪聲返回器件的模擬或時鐘輸入端，或者通過電源返回芯片的模擬端，則噪聲和雜散性能會很容易受其影響而降低。對于大多數(shù)高速模數(shù)轉換器，建議將兩個獨立的電源分別用于AVDD和DRVDD。這兩個電源之間應有充分的隔離，防止DRVDD電源的任何數(shù)字開關噪聲到達轉換器的AVDD電源。AVDD和D

9、RVDD電源常常采用各自的調節(jié)器，然而，如果在這兩個電源之間實現(xiàn)了充分的濾波，則采用一個調節(jié)器通常也能獲得足夠好的性能。ADC電源靈敏度PSRR確定高速ADC對電源噪聲的靈敏度的一個方法，是將一個已知頻率施加于轉換器的電源軌，并測量轉換器輸出頻譜中出現(xiàn)的信號音，從而考察其電源抑制性能。輸入信號與輸出頻譜中出現(xiàn)的信號的相對功率即為轉換器在給定頻率下的電源抑制比（PSRR）。下圖顯示了典型高速ADC的PSRR與頻率的關系。此圖中數(shù)據(jù)的測量條件是將器件安裝于配有旁路電容的評估板上，這種方法能夠顯示典型應用中器件如何響應電源噪聲。注意在這種情況下，轉換器的PSRR在低頻時相對高得多，當頻率高于約10M

10、Hz時會顯著下降。利用此PSRR信息，設計人員可以確定為了防止噪聲損害轉換器的性能，電源所容許的紋波水平。例如，如果一個電源在500kHz時具有5mVp-p的紋波，則從下面的PSRR圖可知，轉換器在此頻率提供大約58dB的抑制。轉換器的滿量程為2Vp-p，因此原始5mV信號比輸入滿量程低52dB。此信號將進一步衰減58dB，從而比轉換器的滿量程功率低110dB。這樣，設計人員就能使用轉換器的PSRR數(shù)據(jù)來確定在給定頻率下轉換器電源的容許紋波。如果轉換器的電源在已知頻率具有紋波，例如來自上游開關轉換器，則可以利用該方法確定將此噪聲衰減至容許水平所需的額外濾波。上述分析假設給定電源上僅出現(xiàn)一個頻率

11、。事實上，根據(jù)電源獲得方式的不同以及該電源供電對象的不同，電源上的噪聲可能具有額外頻率成分。如果是這種情況，設計人員必須確保為電源提供充分的濾波來衰減此噪聲。請注意，由于ADC輸入的寬帶特性，在其它奈奎斯特頻率區(qū)中，處在ADC輸入的目標頻帶之外的噪聲可能會進入目標頻帶。關于線性調節(jié)器的討論傳統(tǒng)上使用線性調節(jié)器來為轉換器的AVDD和DRVDD軌提供干凈的電源。低壓差線性調節(jié)器能夠出色地抑制約1MHz以下的低頻噪聲。典型LDO的控制環(huán)路帶寬不超過此頻率，因此更高頻率的噪聲會幾乎毫無衰減地通過調節(jié)器。對于此頻率以上的噪聲，必須在LDO之后通過額外濾波對其進行衰減，防止此噪聲到達ADC。通常，結合使用鐵氧體磁珠、大去耦電容和局部電源去耦，即足以衰減任何通過線性調節(jié)器的高頻噪聲。設計電源濾波器時必須注意，如果使用串聯(lián)感性元件，應確保上電和掉電時的感應電勢不會達到足以損壞轉換器的水平。圖1：典型ADC電源抑制比與頻率的關系此外，鑒于LDO的上游常常還會有一個開關轉換器，設計人員必須確保LDO和濾波器電路能夠充分抑制此開關轉換器的頻率?，F(xiàn)代開關轉換器的開關頻率越