DSP最小系統(tǒng)電路設計

1、 DSP最小系統(tǒng)電路設計 第1章 緒論DSP 有兩種涵義，一種是Digital Signal Processing，指的是數(shù)字信號處理技術；一種是Digital Signal Processor，指的是數(shù)字信號處理器。兩者是不可分割的，前者是理論上的技術，要通過后者變成實際產品，兩者結合起來才成為解決某一實際問題和實現(xiàn)某一方案的手段。數(shù)字信號處理器是目前 IT 領域中發(fā)展極為迅速的一類微處理器，其功能強大，應用范圍相當廣泛，能夠完成實時的數(shù)字信號處理任務。DSP的性能幾乎決定了電子產品的性能。在人們生活當中，DSP可謂無處不在，例如手機，電視機 ，數(shù)碼相機，MP3等等都有DSP的存在。DSP

2、已經成為通信、計算機和消費類電子產品等領域的基礎器件。因此，只有理論的學習是不夠的，設計一個DSP最小系統(tǒng)，掌握這門重要技術，才能更深刻地理解和掌握DSP，為今后進行高精度、高性能的電子設計打下基礎。DSP 芯片是模擬信號變換成數(shù)字信號以后進行高速實時處理的專用微處理器，其處理速度比最快的CPU還快10-50 倍，具有處理速度高、功能強、性能價格比好以及速度功耗比高等特點，被廣泛應用于具有實時處理要求的場合。DSP 系統(tǒng)以 DSP 芯片為基礎，具有以下優(yōu)點。1高速性DSP 系統(tǒng)的運行速度較高，最新的DSP運行速度高達1000MIPS 以上。2編程方便可編程DSP可使設計人員在開發(fā)過程中靈活方便

3、的對軟件進行修改和升級。3穩(wěn)定性好DSP 系統(tǒng)以數(shù)字處理為基礎，受環(huán)境溫度及噪聲的影響比較小，可靠性高。4可重復性好數(shù)字系統(tǒng)的性能基本上不受元器件參數(shù)性能的影響，便于測試、調試和大規(guī)模生產。5集成方便DSP 系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。6性價比高常用的DSP價格在5美元以下。第2章 總體設計2.1系統(tǒng)要實現(xiàn)的功能DSP 最小系統(tǒng)的設計是本次設計的主要任務，課題以TMS320C5402 為核心器件，并利用外存儲器對最小系統(tǒng)電路進行擴展。在介紹TMS320C5402基本特點的基礎上，借鑒國內外現(xiàn)有技術成果的，研究DSP相關技術，開發(fā)出DSP最小系統(tǒng)板。系統(tǒng)要實現(xiàn)以下功能。1最小

4、系統(tǒng)部分的設計能夠用于基本的數(shù)字信號處理，運行一些簡單的程序。此部分主要包括電源電路、復位電路、時鐘電路、JTAG 接口的設計等。2擴展電路的設計對于DSD最小系統(tǒng)，DSP芯片等在芯片出廠時不可能讓片內存儲器的大小滿足所有功能的要求 ，如果將片內存儲器做太大，必然造成芯片成本的提高，而太大的片內存儲器對很多用戶來說是浪費。2.2 系統(tǒng)的設計流程一個DSP應用系統(tǒng)的設計過程大致分為以下幾個部分，各部分的相互關系如圖 2-1 所示。系統(tǒng)要求的描述確定DSP芯片及外圍設備總體設計確定軟硬硬件分工軟件設計及調試硬件設計系統(tǒng)測試 圖2-1 DSP 應用系統(tǒng)的設計過程1.2原理框圖基于TMS320C540

5、2最小系統(tǒng)系統(tǒng)框圖。此最小系統(tǒng)主要由時鐘及復位電路、JTAG仿真調試接口電路以及供電系統(tǒng)，外加Watchdog電路等模塊構成。系統(tǒng)框圖2-2所示。JTAG仿真 調試接口Watchdog復位電路TMS320C540X產生3.3V和1.8V電源電路時鐘電路產生5V電源電路圖2-2 原理框圖第3章 DSP最小系統(tǒng)電路設計3.1 電源電路設計包括TMS320C5402 在內的 TMS320C54X 系列DSP大部分采用低電壓供電方式，可以大大降低 DSP 芯片的功耗。TMS320C5402的電源分兩種，即內核電源(CVdd)和 I/O 電源(DVdd)。其 中 I/O 電源一般采用3.3V電壓而內核電

6、源分為2.5V 或更低，降低內核電壓的主要目的是降低功耗。TMS320C5402 的內核電壓為 1.8V。下面介紹 TMS320C5402 的電源設計。1電源電壓結構及要求TMS320C5402 采用了雙電源供電機制，以獲得更好的電源性能，其工作電壓為3.3V和1.8V。其中，1.8V主要為該器件的內部邏輯提供電壓，包括CPU和其他所有的外設邏輯。與3.3V供電相比，1.8V供電大大降低功耗。外部接口引腳仍然采用3.3V電壓，便于直接與外部低壓器件接口，而無需額外的電平變換電路。TMS320C5402的電流消耗主要取決于器件的激活度，CVdd消耗的電流主要決定于CPU的激活度。外設消耗的電流決

7、定于正在工作的外設及其速度。與CPU相比，外設消耗的電流是比較小的。時鐘電路也需要消耗一小部分電流，且這部分電流是恒定的，與CPU和外設的激活程度無關。CVdd為器件的所有內部邏輯提供電流，包括CPU、時鐘電路和所有外設。DVdd只為外部接口引腳提供電壓，消耗電流取決于外部輸出的速度和數(shù)量，及在這些輸出口上的負載電容。如圖 3-1 所示，電源芯片選用TPS73HD325，該電源芯片可以由5V產生3.3V 和1.8V的電壓輸出，最大輸出電流為750mA，可以滿足TMS320C5402最小系統(tǒng)的需要。電源控制電路如圖3-1所示。圖3-1 電源控制電路3.2 復位電路設計對于實際的DSP應用系統(tǒng)，特

8、別是產品化的DSP系統(tǒng)，其可靠性是一個不容忽視的問題。由于DSP系統(tǒng)的時鐘頻率較高，在運行時極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴重的系統(tǒng)問題可能出現(xiàn)死機現(xiàn)象。為了克服這些情況，除了在軟件上做一些保護措施外硬件上必須做相應的處理。硬件上最有效的保護措施是采用具有看門狗(Watchdog)功能的自動復位電路相結合的方式。自動復位電路除了具有上電復位功能外，還具有監(jiān)視系統(tǒng)運行并在系統(tǒng)發(fā)生故障或死機時再次進行復位的能力?；镜脑砭褪峭ㄟ^電路提供一個用于監(jiān)視系統(tǒng)運行的監(jiān)視線當系統(tǒng)正常運行時，應在規(guī)定的時間內給監(jiān)視線提供一個高低電平變化的信號，如果在規(guī)定時間內這個信號不發(fā)生變化，自動復位電路就認為系統(tǒng)運行

9、部正常并對系統(tǒng)進行復位。自動復位功能可以通過“看門狗”芯片實現(xiàn)，如圖3-3就是用MAX706芯片搭建的“看門狗”電路。兩模塊的連接方式分別如圖3-2和圖3-3所示。 圖3-2簡單的復位電路 圖3-3具有Watchdog功能的復位電路3.3 時鐘電路設計DSP的時鐘可以有兩種連接方式，即外部振蕩器方式和諧振器方式。如果使用內部振蕩器，則必須在X1/XCLKIN和X2兩個引腳之間連接一個石英晶體。如果采用外部時鐘，可將輸入時鐘信號直接連到X1/CI。KIN引腳上，X2懸空。本文采用的足外部有源時鐘方式，直接選擇一個3.3V供電的30MHz有源晶振實現(xiàn)。系統(tǒng)工作是通過編程選擇5倍頻的PLL功能，可實

10、現(xiàn)F2812的最高工作頻率(150MHz)。晶振電路如圖3-4所示。圖3-4 晶振電路3.4 JTAG接口電路設計DSP仿真器通過DSP芯片上提供的掃描仿真引腳實現(xiàn)仿真功能，掃描仿真消除了傳統(tǒng)電路仿真存在的電纜過長會引起的信號失真及仿真插頭的可靠性差等問題。采用掃描仿真，使得在線仿真成為可能，給調試帶來極大方便。JTAG接口電路如圖3-5所示。圖3-5 JTAG接口電路3.5 DSP的串行接口電路設計由于TMS320C54x中SCI接口的TTL電平和PC機的RS-232C電平不兼容，所以連接時必須進行電平轉換。本設計選用符合RS-232C標準的MAX3232驅動芯片進行串行通信。串行接口電路如

11、圖3-6所示。圖3-6 串行接口電路3.6 存儲器FLASH接口設計對于基于DSP平臺的Flash接口設計，經過綜合考慮了幾種方案之后決定，采用一再加上簡單的外圍電路和時序調整電路。這種芯片僅僅完成Flash底層的數(shù)據(jù)鏈路級交換，并提供給本地微控制器一個并行的接口，但是它并不完成協(xié)議層的工作。協(xié)議個帶TMS320C54X的DSP內核的Flash接口芯片28F400B3（成本非常低），層的工作需要對微控制器編程，控制Flash接口芯片來實現(xiàn)接口協(xié)議。所以，開發(fā)難度相對來說大一些，要做的編程工作也多一點。DSP與Flash的接口如圖3-7所示。Vcc_RP_WPVppD0D15D0D15A0A15

12、A0A15_DS_CE_MSTRB_WE_R/W_OEXF圖3-7 DSP與Flash的接口第4章 軟件設計 TMS320系列DSP芯片的開發(fā)環(huán)境應包括硬件和軟件兩個方面，常用的軟件開發(fā)環(huán)境為CCS2，硬件環(huán)境包括JTAG 仿真器和DSP硬件平臺。如沒有硬件開發(fā)環(huán)境時，也可以在CCS2軟件環(huán)境中進行算法仿真。 CCS2代碼調試器是一種針對標準TMS320設計接口的集成開發(fā)環(huán)境IDE,它包含源代碼編輯工具、代碼調試工具、可執(zhí)行代碼生成工具和實時分析工具，并支持設計和開發(fā)的整個流程，如圖4-1 所示。圖4-1 CCS2的開發(fā)流程圖4.1 仿真工作原理及測試步驟DSP 通過JTAG 接口與仿真器相連

13、，仿真器則通過USB與電腦連接。電腦上的編譯軟件CCS2是通過仿真器將程序下載到DSP內運行的。在使用JTAG協(xié)議調試程序時，CCS2亦通過仿真器與DSP交流信息，如CCS2將控制信號通過JTAG接口送到DSP以控制程序的運行，而DSP亦通過該接口將采樣信號、運算結果或運行狀態(tài)送到CCS2進行顯示以便觀察調試。DSP最小系統(tǒng)的測試步驟如下。1系統(tǒng)連接。進行DSP實驗之前，先必須連接好仿真器、DSP最小系統(tǒng)板卡及計算機。2電復位。在硬件安裝完成后，確認安裝正確、各個實驗部件及電源連接正常后，接通仿真器電源并啟動計算機，此時，仿真盒上的“紅色小燈”應 點 亮 ，否則DSP 開發(fā)系統(tǒng)與計算機連接有問

14、題。3運行CCS2程序。實驗板上電，啟動CCS 2，CCS2正常啟動，表明系統(tǒng)連接正常，否則仿真器的連接、JTAG 接口或者CCS2相關設置存在問題，斷開電源，檢查仿真器的連接、JTAG接口連接，或檢查CCS2相關設置是否正確。成功運行程序后，在CCS2環(huán)境下程序編寫、調試、編譯、裝載、使用觀察窗口等。4.2 測試程序（1）應用程序是要在硬件板上獨立運行的源程序,為了敘述方便,編寫一個簡單的發(fā)光二極管(LED)閃爍測試程序。使用CCS匯編語言編寫的測試程序如下：.mmregs.def start，_c_int00，END1.text_c_int00： B startNOPNOPdelay：st

15、art: SSBX XF CALL delay RSBX XF CALL delay B start delay；延時程序略 END1 RET .end （2）中斷向量表sect “vectors”rcf _c_int00def resetreset：BD _c_int00 NOP NOP . end（3）引導程序.mmregs.def boot,jump,END2.sect “bootprg”boot： SSBX INTMSTM #prog_des，AR IRPT #(prog_end·prog_sre-1、MVPD #prog_src，*ARI+/將代碼從源地址搬移到日標地址/S

16、TM #00E0hPMSTLD #run addressABACC A/跳轉到程序開始運行地址，運行用戶程序/sect “jump”jump： B boot/跳轉到引導程序/END2： RET.end4.3 測試的注意事項1軟件在按照要求編寫完后，通常在下載到系統(tǒng)前，用純軟件方法單步跟蹤程序的執(zhí)行，以確保每一步的結果都是所預料的。這樣不僅利于及早發(fā)現(xiàn)程序的錯誤，也可以在這一步對程序進行優(yōu)化。 TI公司的DSP編譯軟件功能強大，提供了許多工具，可以更好地對軟件進行調試。這也是在芯片選型中所要考慮的因素之一。2為了測試整個系統(tǒng)的特性，特別為其編寫了測試程序，整個測試過程都是在JTAG協(xié)議下通過仿真完成的。在加載程序前，要在系統(tǒng)板上設置好相應的跳線和撥碼開關。 總結 作為一個通信本科生，掌握DSP系統(tǒng)的設計技術是非常重要的，通過對本課題的學習，了解了DSP系統(tǒng)的設計及應用，鍛煉獨立設計電路的能力和動手能力。本設計主要選用合適的DSP、