湖南科技大學(xué)_2011年數(shù)字電路試卷

1、湖南科技大學(xué)考試試題紙（ A 卷）( 2010 -2011 學(xué)年第 二 學(xué)期 ) 數(shù)字電路與邏輯設(shè)計(jì) 課程 所有開(kāi)課學(xué) 院（系） 所有開(kāi)課專業(yè)考試時(shí)量 100分鐘 學(xué)生人數(shù) 命題教師 吳笑峰 系主任 考試時(shí)間： 2011 年 月 日一、填空題（每空1分，共20分）1、 二進(jìn)制數(shù)100011111.01000101對(duì)應(yīng)的十六進(jìn)制數(shù)為 11F.45 ，對(duì)應(yīng)的八進(jìn)制數(shù)為 437.212 。十六進(jìn)制數(shù)A040.5對(duì)應(yīng)的二進(jìn)制數(shù)為 1010000001000000.0101 。十進(jìn)制數(shù)120對(duì)應(yīng)的二進(jìn)制數(shù)為 11101000 。2、 邏輯代數(shù)的三種基本運(yùn)算是 或 、 非 和 與 。3、 三態(tài)門(mén)可能輸出的

2、三種狀態(tài)是 低電平 、 高電平 和 高阻態(tài) 。4、 邏輯函數(shù)的最小項(xiàng)表達(dá)式為 ABC 。5、 三位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為101，四個(gè)CP脈沖后它的狀態(tài)為 。6、 若用觸發(fā)器組成某十一進(jìn)制加法計(jì)數(shù)器，需要 個(gè)觸發(fā)器，有 個(gè)無(wú)效狀態(tài)。7、 SRAM（AM9122）的容量為2564位，地址線有_位，數(shù)據(jù)線有_位。若將容量擴(kuò)展為10248，需要AM9122_片，地址線有_位。8、 555定時(shí)器構(gòu)成的施密特觸發(fā)器，若電源電壓VCC12V，電壓控制端經(jīng)0.01F電容接地，則上觸發(fā)電平UT+ V，下觸發(fā)電平UT V。二、選擇題（每小題2分，共20分）1、三變量函數(shù)的最小項(xiàng)表示中不含下列哪項(xiàng)( C )

3、。 A. m2 B. m5 C. m3 D. m72、 CMOS門(mén)電路如圖1所示，輸出端L的邏輯表達(dá)式為 ( ) 。 A. B. C. D. 3、 與圖2所示波形相對(duì)應(yīng)的真值表是 ( A ) 。 4、 若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為 ( ) 位。 A. 5 B. 6 C. 10 D. 505、 電路如圖3（圖中為下降沿JK觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為“011”，請(qǐng)問(wèn)時(shí)鐘作用下，觸發(fā)器下一狀態(tài)為（ ）。圖3A. “110” B. “100” C. “010” D. “000”6、 將D觸發(fā)器改造成T觸發(fā)器，圖4所示電路中的虛線框內(nèi)應(yīng)是（ ）。 圖4A. 或

4、非門(mén) B. 與非門(mén) C. 異或門(mén) D. 同或門(mén)7、 某時(shí)序電路的狀態(tài)圖如圖5所示，該電路為（ ）。 A. 四進(jìn)制加計(jì)數(shù)器 B. 四進(jìn)制計(jì)數(shù)器 C. 五進(jìn)制加計(jì)數(shù)器 D. 五進(jìn)制計(jì)數(shù)器8、 單穩(wěn)態(tài)觸發(fā)器的輸出脈沖的寬度取決于（ ）。 A. 觸發(fā)脈沖的寬度 B. 觸發(fā)脈沖的幅度C. 電路本身的電容、電阻的參數(shù) D. 電源電壓的數(shù)值9、 多諧振蕩器可產(chǎn)生（ ） 。 A. 正弦波 B. 矩形脈沖 C. 三角波 D. 鋸齒波10、 在ADC工作過(guò)程中，包括保持a，采樣b，編碼c，量化d四個(gè)過(guò)程，它們先后順序應(yīng)該是（ ） 。A. abcd B. bcda C. cbad D. badc三、（10分）設(shè)計(jì)一

5、個(gè)舉重裁判表決器，設(shè)舉重比賽有三個(gè)裁判，一個(gè)主裁判A、兩個(gè)副裁判B和C。杠鈴?fù)耆e起的裁決由每一個(gè)裁判按下自己面前的按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判（其中必須有主裁判）判明成功時(shí)，表示“成功”的燈才亮。試列出此邏輯問(wèn)題的真值表，并寫(xiě)出判決函數(shù)表達(dá)式，畫(huà)出邏輯電路圖（用與非門(mén)）。四、（10分）已知邏輯函數(shù)（X、Y、Z），分別用數(shù)據(jù)選擇器74151和3線8線譯碼器74138（如圖6）實(shí)現(xiàn)其功能。（74LS138功能表和74LS151邏輯功能表見(jiàn)附錄） 圖6五、（15分）某同步時(shí)序邏輯電路如圖7所示。圖7(1) 寫(xiě)出該電路激勵(lì)方程和輸出方程；(2) 填寫(xiě)表1所示次態(tài)真值表； 表1輸入X現(xiàn)態(tài)Q2

6、Q1激勵(lì)方程J2 K2 J1 K1 次態(tài)Q2(n+1)Q1(n+1)輸出Z(3) 填寫(xiě)表2所示電路狀態(tài)表；表2現(xiàn)態(tài)次態(tài) Q 2 (n+1) Q 1(n+1)輸出Q 2 Q 1X=0X=1Z00011011 (4)設(shè)各觸發(fā)器的初態(tài)均為0，試畫(huà)出圖8中Q1、Q2和Z的輸出波形。 圖8(5)改用T觸發(fā)器作為存儲(chǔ)元件，填寫(xiě)圖9中激勵(lì)函數(shù)T2、T1卡諾圖，求出最簡(jiǎn)表達(dá)式。圖9六、（15分）試用下降沿觸發(fā)的D觸發(fā)器設(shè)計(jì)一同步時(shí)序邏輯電路，其狀態(tài)圖如圖10所示（1）列出狀態(tài)表；（2）寫(xiě)出激勵(lì)方程和輸出方程。 圖10七、（10分）圖11所示是倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器。已知，試求：（1）的輸出范圍；（2）當(dāng)時(shí)

7、， 圖11湖南科技大學(xué)考試試題紙（ B 卷）( 2010 -2011 學(xué)年第 二 學(xué)期 ) 數(shù)字電路與邏輯設(shè)計(jì) 課程 所有開(kāi)課學(xué) 院（系） 所有開(kāi)課專業(yè)考試時(shí)量 100分鐘 學(xué)生人數(shù) 命題教師 吳笑峰 系主任 考試時(shí)間： 2011 年 月 日一、填空題（每空2分，共20分）1、二進(jìn)制數(shù)101001對(duì)應(yīng)的八進(jìn)制數(shù)為 、十六進(jìn)制數(shù)為 。2、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011，四個(gè)CP脈沖后它的狀態(tài)為 。3、已知Intel2114是1K* 4位的RAM集成電路芯片，它有地址線 條，數(shù)據(jù)線 條。4、 55定時(shí)器構(gòu)成的基本施密特觸發(fā)器沒(méi)有外接控制電壓,若電源電壓VCC12V時(shí)，正、負(fù)向閾值電壓分別

8、為 和 ，回差電壓為 。5、 A/D轉(zhuǎn)換器一般要經(jīng)過(guò)取樣、 、量化及 4個(gè)過(guò)程 。二、選擇題（每小題2分，共20分）1、下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是（ ）。A. A+A=A B. A=1 C. AA= A D. A+=12、邏輯函數(shù)F= =（ ）。A. B B. A C. D. 3、在函數(shù)（A、B、C、D）的真值表中，的狀態(tài)有（ ）個(gè)。 A. 2 ； B. 4； C. 6 D. 7 4、某電路的真值表如表1所示，則該電路的邏輯表達(dá)式為（ ）。A. B. C. D. 表1ABCYABCY000010000011101101001101011111115、八選一數(shù)據(jù)選擇器，其地址輸入（選擇控制）端有（

9、 ）個(gè)。 A. 1 ； B. 2； C. 3 D. 4 6、某時(shí)序電路設(shè)計(jì)過(guò)程中的最簡(jiǎn)狀態(tài)圖中的狀態(tài)數(shù)為10個(gè)，設(shè)計(jì)該電路至少需要用（ ）個(gè)觸發(fā)器。 A. 1 ； B. 2； C. 3 D. 4 7、構(gòu)成時(shí)序電路，存儲(chǔ)電路（ ）。A. 必不可少 B.不能存在 C.可有可無(wú) D. A、B和C均錯(cuò)8、一個(gè)5位地址碼、8位輸出的ROM，其存儲(chǔ)矩陣的容量為（ ）。A. 48 B. 64 C. 512 D. 2569、某時(shí)序電路的狀態(tài)圖如圖1所示，該電路為（ ）。圖1 A. 四進(jìn)制加計(jì)數(shù)器 B. 四進(jìn)制計(jì)數(shù)器 C. 五進(jìn)制加計(jì)數(shù)器 D. 五進(jìn)制計(jì)數(shù)器10、施密特觸發(fā)器常用于（ ） A. 脈沖整形與變換 B. 定時(shí)、延時(shí) C. 計(jì)數(shù) D. 寄存三、（15分）在三個(gè)輸入信號(hào)中，I0的優(yōu)先權(quán)最高，I1次之，I2最低，、它們的輸出分別為，L0、L1、L2，要求同一時(shí)間內(nèi)只有一個(gè)信號(hào)輸出。如有兩個(gè)及兩個(gè)以上的信號(hào)同時(shí)輸入時(shí)，則只有優(yōu)先權(quán)最高的有輸出，試設(shè)計(jì)一個(gè)能實(shí)現(xiàn)此要求的邏輯電路。四、（15分）用3線8線譯碼器74138能實(shí)現(xiàn)圖2所示的邏輯功能的電路（74LS138功能表見(jiàn)附錄） 圖2五、（15分）分析下面的