七段數碼管譯碼掃描顯示實驗指導書_圖文

1、實驗四 七段數碼管譯碼掃描顯示一、實驗目的:通過對譯碼和串行掃描電路的設計, 理解多位數碼管串行掃描輸出的工作原 理以及七段數碼管的譯碼以及串行掃描輸出的設計方法。二、實驗條件:1. 安裝 WindowsXP 系統的 PC 機;2. 安裝 QuartusII6.0 EDA軟件; 過所設計的串行掃描 分別顯示 “ 1” 、 “ 2” 、data_control7.0:8個分別控制數碼管 顯示的輸入信號;led_addr7.0:對 8個數碼管進行串行掃 描的輸出控制信號;seg7_data6.0:驅動 7段數碼管各顯示段的輸出信號;首先在 QuartusII 上進行功能和時序仿真,之后通過器件及其

2、端口配置下載 程序到 SOPC 開發(fā)平臺中。在硬件實現中,要求:1. 用實驗平臺的 8個數碼管輸出顯示 (共陰接法 , 并且用其下方的 8個按鍵分別 控制對應數碼管的顯示與否。 注:采用 I/O模式 5實現輸入控制和輸出顯示方式。為了實現數碼管的串行掃描,必須把數碼管連接成串行控制輸出電路, 我們可以通過 I/O板上的跳線實現此操作,如右圖所示,把模式數碼管右方的跳線(JP24向下連接即可。 此跳線必須下置,以實現數碼管的串行掃描接法,具體電路如附錄所示2. 掃描所用的時鐘信號采用實驗平臺的 clock0時鐘資源:I/O板上的 clock0時鐘資源 是 0.5Hz 20MHz 。 暫留特性的要

3、求, 頻 大部分時間內對準,上的跳線可以選擇采 鐘資源 (此兩類時鐘在適配板跳線置右:連接 I/O板上的 clock0;跳線置左:選擇適配板上的 20MHz時鐘。四、實驗步驟:1. 打開 QuartusII 軟件,建立一個新的工程:1 單擊菜單 FileNew Project Wizard2 輸入工程的路徑、工程名以及頂層實體名。 3 單擊 Next>按鈕,出現以下窗口單擊 Next>繼續(xù)。 5 單擊 Next>,指定第三方工具: 這里我們不指定第三方 EDA 工具,單擊 Next>后結束工程建立。 2 在編輯窗口中輸入 VHDL 源文件并保存,注意實體名、文件名必須和

4、建立工 程時所設定的頂層實體名相同。 (參考程序附后 3 編譯工程單擊 ProcessingStart Compilation開始編譯,編譯過程中可能會顯示若干出 錯消息,參考提示原因對程序進行修改直到編譯完全成功為止。 3. 建立矢量波形文件1 單擊 FileNew命令,在彈出的對話框中選擇 Other Files頁面中的 Vector Waveform File項,打開矢量波形文件編輯窗口: 2 雙擊窗口左邊空白區(qū)域,打開 Insert Node or Bus對話框: 4 回到波形編輯窗口,對所有輸入端口設置輸入波形,具體可以通過左邊的工 具欄, 或通過對信號單擊鼠標右鍵的彈出式菜單中完成

5、操作, 最后保存此波形文 件。 4. 進行功能仿真1 單擊 AssignmentsSettings ,在彈出對話框中做以下設置: 注:此仿真中不包含延遲信息。根據仿真結果可以修改程序以期達到實驗要求。5. 進行時序仿真如果功能仿真無誤,可進入時序仿真,時序仿真是增加了相關延遲的仿真, 是最接近實際情況的仿真。1 單擊 AssignmentsSettings ,在彈出對話框中做以下設置: 指定仿真波形文件后 如果在時序上也沒有問題,就可以進入下載工作了。6. 器件的下載1 指定器件引腳:單擊 AssignmentsAssignment Editor,打開引腳分配編輯框: 如圖所示, 為每一個端口

6、指定器件的引腳, 在引腳指定過程中需要參照開發(fā) 系統所給的 I/O端口映射表,通過開發(fā)平臺上每個 I/O器件附近的 I/O編號,在 映射表中找到相應的引腳名,填入上圖所示的對話框即可。 2 連接下載線通過 USB-blaster 下載電纜連接 PC 機和開發(fā)平臺,如果首次使用下載電纜, 此時操作系統會提示安裝驅動程序, 此 USB 設備的驅動處于 QuartusII 安裝目錄 中的 driversusb-blaster中。 3 單擊 ToolProgrammer打開下載窗口:通過對話框中的 Hardware Setup按鈕, 選擇下載設備:USB-Blaster 。 參照上圖所 示的選項,點擊

7、 Start 完成下載。 注:當所有按鍵都使掃描信號有效時,所有數碼管顯示輸出。 注:當掃描頻率過低時 (人眼只能看到一個數碼管滾動顯示 的顯示效果 (相機的暫 留時間比人眼長,所以拍攝效果是更多的數碼管在滾動顯示 。2. 開發(fā)系統 I/O管腳映射表: 引腳名稱 引腳號 引腳名稱 引腳號 I/O0 AB15 I/O40 C13 I/O1 AB14 I/O41 C7 I/O2 AB13 I/O42 H3 I/O3 AB12 I/O43 U3 I/O4 AA20 I/O44 P3 I/O5 AA19 I/O45 F4 I/O6 AA18 I/O46 C10 I/O7 L19 I/O47 C16 I

8、/O8 J14 I/O48 G20 I/O9 H15 I/O49 R20 I/O10 H14 PIO60 AB16 I/O11 G16 PIO61 AB17 I/O12 F15 PIO62 AB18 I/O13 F14 PIO63 AB19 I/O14 F13 PIO64 AB20 I/O15 L18 PIO65 AB7 I/O16 L17 PIO66 AB8 I/O17 K22 PIO67 AB11 I/O18 K21 PIO68 A10 I/O19 K18 PIO69 A9 I/O20 K17 PIO70 A8 I/O21 J22 PIO71 A7 I/O22 J21 PIO72 A6 I

9、/O23 J20 PIO73 A5 I/O24 J19 PIO74 A4 I/O25 J18 PIO75 A3 I/O26 E11 PIO76 AB9 I/O27 E9 PIO77 AB10 I/O28 E8 PIO78 B5 I/O29 E7 PIO79 Y10 I/O30 D11 I/O31 D9 SPEAKER Y16 I/O32 D8 CLOCK0 L1 I/O33 D7 CLOCK2 M1 I/O34 C9 CLOCK5 M22 I/O35 H7 CLOCK9 B12 I/O36 Y7 I/O37 Y13 I/O38 U20 I/O39 K20長安大學 電子與控制工程學院 電子科學與

10、技術系 3. I/O 模式 5 示意圖： 8 7 6 5 4 3 2 1 揚聲器 譯碼器 譯碼器 譯碼器 譯碼器 譯碼器 譯碼器 譯碼器 譯碼器 PIO19-PIO16 PIO23-PIO20 PIO27-PIO24 PIO31-PIO28 PIO35-PIO32 PIO39-PIO36 PIO43-PIO40 PIO47-PIO44 D8 PIO15 D7 PIO14 D6 PIO13 D5 PIO12 D4 PIO11 D3 PIO10 D2 PIO9 D1 PIO8 PIO7 PIO6 PIO5 PIO4 PIO3 PIO2 PIO1 PIO0 CLOCK0 CLOCK2 CLOCK5 CLOCK9 PIO15-PIO8 FPGA/CPLD 目標芯片 D16 D15 D14 D13 D12 D11 D10 D9