chapter20 門電路和組合邏輯電路

1、 tt 脈沖躍變后的值比初始值高脈沖躍變后的值比初始值高脈沖躍變后的值比初始值低脈沖躍變后的值比初始值低0+3V0-3V0+3V0-3V A0.9A0.5A0.1AtptrtfT 所謂門就是一種開關(guān)，它能按照一定的條件去所謂門就是一種開關(guān)，它能按照一定的條件去控制信號(hào)的通過或不通過?？刂菩盘?hào)的通過或不通過。 門電路的輸入和輸出之間存在一定的邏輯關(guān)系門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系因果關(guān)系)，所以門電路又稱為，所以門電路又稱為邏輯門電路邏輯門電路。 基本邏輯關(guān)系為基本邏輯關(guān)系為三種。三種。 下面通過例子說明邏輯電路的概念及下面通過例子說明邏輯電路的概念及的意義。的意義。 Y =

2、 A B000101110100ABYBY220VA+- Y = A + BBY220VA+-000111110110ABFA101AY0Y220VA+-R輸入輸入A、B、C全為高電平全為高電平“1”，輸出輸出 Y 為為“1”。輸入輸入A、B、C不全為不全為“1”，輸出輸出 Y 為為“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V20.2.2 分立元件基本邏輯門電路分立元件基本邏輯門電路邏輯邏輯即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00

3、000010101011001000011001001111ABYC0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC輸入輸入A、B、C全為低電平全為低電平“0”，輸出輸出 Y 為為“0”。輸入輸入A、B、C有一個(gè)為有一個(gè)為“1”，輸出輸出 Y 為為“1”。3） 邏輯關(guān)系：邏輯關(guān)系：邏輯邏輯即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+C00000010101011001000011001001111ABYCABYC 1+UCC-UBBARKRBRCYT 1 0邏輯表達(dá)式：

4、邏輯表達(dá)式：Y=A“0”10“1”“0”“1”AY邏輯符號(hào)邏輯符號(hào)1AY有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y20.2.3 基本邏輯門電路的組合基本邏輯門電路的組合有有“1”出出“0”，全，全“0”出出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C3. 3. 異或異或 異或是一種異或是一種二變量二變量邏輯運(yùn)算，邏輯運(yùn)算，當(dāng)兩個(gè)變量取值相同時(shí)，邏當(dāng)兩個(gè)變量取值相同時(shí)，邏輯函數(shù)值為輯函數(shù)值為0 0；

5、當(dāng)兩個(gè)變量取值不同時(shí)，邏輯函數(shù)值為；當(dāng)兩個(gè)變量取值不同時(shí)，邏輯函數(shù)值為1 1。0101BLA0011輸輸 入入0110輸出輸出 “異或異或”真值真值表表BAL異或的邏輯表達(dá)式為：異或的邏輯表達(dá)式為：BAL=A=1+ B4 4同或同或 同或也是一種同或也是一種二變量二變量邏輯運(yùn)算，邏輯運(yùn)算，當(dāng)兩個(gè)變量取值相同時(shí)，當(dāng)兩個(gè)變量取值相同時(shí)，邏輯函數(shù)值為邏輯函數(shù)值為1 1；當(dāng)兩個(gè)變量取值不同時(shí)，邏輯函數(shù)值為；當(dāng)兩個(gè)變量取值不同時(shí)，邏輯函數(shù)值為0 0。0101BLA0011輸輸 入入1001輸出輸出 “同或同或”真值真值表表同或的邏輯表達(dá)式為：同或的邏輯表達(dá)式為：同或和異或互為反ABY1有有“0”出出“0

6、”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y2 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC00010011101111011011011101011110ABYCY=A B CY&ABCABDE允許疊加干擾允許疊加干擾UOFF0.9UOH01231234 UiUo01231234 UiUoABUON UON是保證輸出為額是保證輸出為額定低電平時(shí)所對(duì)應(yīng)的定低電平時(shí)所對(duì)應(yīng)的最最小輸入高電平電壓小輸入高電平電壓。DE 當(dāng)某一輸入端接當(dāng)某一輸入端接低電平低電平10 低電平，低電平，&Y11R50

7、%50%tpd1tpd22 2p pt t2 2p pt t1 1p pd dttt 輸入波形輸入波形ui輸出波形輸出波形u0“1”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V&YEBA邏輯符號(hào)邏輯符號(hào) 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表“1”“0”“0”A1 B1&YCBA T5Y R3AB CR2R1T2+5V T1RLU Y&CBAKA+24VKA220&am

8、p;A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”20.4 20.4 CMOS集成門電路集成門電路20.4.6 幾個(gè)實(shí)際問題幾個(gè)實(shí)際問題CMOS門電路與門電路與TTL門電路性能的比較門電路性能的比較 參見教材參見教材237頁(yè)表頁(yè)表20.4.12 2帶大電流負(fù)載帶大電流負(fù)載（a a）可將同一芯片上的多個(gè)門并聯(lián)作為驅(qū)動(dòng)器。）可將同一芯片上的多個(gè)門并聯(lián)作為驅(qū)動(dòng)器。（b b）也可在門電路輸出端接三極管，以提高負(fù)載能力。）也可在門電路輸出端接三極管，以提高負(fù)載能力。V（5V）器CC繼D電&B&AV123負(fù)載CC&AB （

9、2 2）對(duì)于或非門及或門，）對(duì)于或非門及或門，多余輸入端應(yīng)接多余輸入端應(yīng)接低電平低電平，比如直接接地；也可以與比如直接接地；也可以與有用的輸入端并聯(lián)使用。有用的輸入端并聯(lián)使用。3 3、多余輸入端的處理、多余輸入端的處理 （1 1）對(duì)于與非門及與門，）對(duì)于與非門及與門，多余輸入端應(yīng)接多余輸入端應(yīng)接高電平高電平。如。如直接接電源正端，在前級(jí)驅(qū)直接接電源正端，在前級(jí)驅(qū)動(dòng)能力允許時(shí)，也可以與有動(dòng)能力允許時(shí)，也可以與有用的輸入端并聯(lián)使用。用的輸入端并聯(lián)使用。V&CCBA&AB（a）（b）1ABBA（a）（b）1兩種不同類型的集成電路相互連接，驅(qū)動(dòng)門兩種不同類型的集成電路相互連接，驅(qū)動(dòng)門必

10、須要為負(fù)載門提供符合要求的高低電平和必須要為負(fù)載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件：足夠的輸入電流，即要滿足下列條件： 驅(qū)動(dòng)門的驅(qū)動(dòng)門的VOH（min）負(fù)載門的負(fù)載門的VIH（min）驅(qū)動(dòng)門的驅(qū)動(dòng)門的VOL（max）負(fù)載門的負(fù)載門的VIL（max）驅(qū)動(dòng)門的驅(qū)動(dòng)門的IOH（max）負(fù)載門的負(fù)載門的IIH（總）（總） 驅(qū)動(dòng)門的驅(qū)動(dòng)門的IOL（max）負(fù)載門的負(fù)載門的IIL（總）（總）4. CMOS門電路與門電路與TTL門電路的連接門電路的連接（b）用）用TTL門電路驅(qū)動(dòng)門電路驅(qū)動(dòng)5 5V低電低電流繼電器，其中二極管流繼電器，其中二極管D作保作保護(hù)，用以防止過電壓。護(hù)，用以防

11、止過電壓。1 1）對(duì)于電流較小、電平能夠匹配對(duì)于電流較小、電平能夠匹配的負(fù)載可以直接驅(qū)動(dòng)。的負(fù)載可以直接驅(qū)動(dòng)。（a a）用）用TTL門電路驅(qū)動(dòng)發(fā)光二極門電路驅(qū)動(dòng)發(fā)光二極管管LED，這時(shí)只要在電路中串接，這時(shí)只要在電路中串接一個(gè)約幾百一個(gè)約幾百W W的限流電阻即可。的限流電阻即可。VA&B360（5V）CCLEDV電&CCBAD器繼（5V）20.5 邏輯代數(shù)邏輯代數(shù) 邏輯代數(shù)是數(shù)字邏輯電路分析和設(shè)計(jì)的主要數(shù)學(xué)工具，以對(duì)邏輯函數(shù)進(jìn)行運(yùn)算和化簡(jiǎn)。 邏輯代數(shù)是英國(guó)數(shù)學(xué)家喬治布爾（George Bole）在1849年首先提出的，因而又稱布爾代數(shù)。AAAA100011AAAAAAAAAA

12、01AAAAABBAABBACBABCAAA)()(CBACBA)()(CBACBACABACBA)()()()(CABACBA)()(CABABCBCAA)(BCBCA)(1BCAA+1=1 A A=A.110011111100BABABABA列狀態(tài)表證明：列狀態(tài)表證明：AB0001101111100100ABBABABABA0000BABAA冗余律：冗余律：強(qiáng)調(diào)：1. 以上基本邏輯關(guān)系可以推廣到多變量的 情況。 2. 各種基本邏輯關(guān)系可根據(jù)需要組合 3. 在復(fù)合邏輯運(yùn)算中要特別注意運(yùn)算的優(yōu) 先順序： 其優(yōu)先順序?yàn)椋?. 圓括號(hào) 2. 非運(yùn)算 3. 與運(yùn)算 4. 或運(yùn)算 一般地說，若輸入邏輯

13、變量一般地說，若輸入邏輯變量A、B、C的取值的取值確定以后，輸出邏輯變量確定以后，輸出邏輯變量L的值也唯一地確定了，的值也唯一地確定了，就稱就稱L是是A、B、C的邏輯函數(shù)，寫作：的邏輯函數(shù)，寫作： L=f（A，B，C） 邏輯函數(shù)與普通代數(shù)中的函數(shù)相比較，有兩邏輯函數(shù)與普通代數(shù)中的函數(shù)相比較，有兩個(gè)突出的特點(diǎn)：個(gè)突出的特點(diǎn)：（1 1）邏輯變量和邏輯函數(shù)只能取兩個(gè)值）邏輯變量和邏輯函數(shù)只能取兩個(gè)值0 0和和1 1。（2 2）函數(shù)和變量之間的關(guān)系是由）函數(shù)和變量之間的關(guān)系是由“與與”、“或或”、“非非”三種基本運(yùn)算決定的。三種基本運(yùn)算決定的。邏輯函數(shù)的表示方法或真值表或真值表評(píng)委表決電路評(píng)委表決電路

14、 設(shè)有甲、乙、丙三人進(jìn)行表決，若有兩人設(shè)有甲、乙、丙三人進(jìn)行表決，若有兩人以上（包括兩人）同意，則通過表決。以上（包括兩人）同意，則通過表決。 邏輯函數(shù)的表示方法舉例： 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1設(shè)：開關(guān)閉合其狀態(tài)為設(shè)：開關(guān)閉合其狀態(tài)為“1”，斷開為，斷開為“0”燈亮狀態(tài)為燈亮狀態(tài)為“1”，燈滅為，燈滅為“0”取取 Y=“1”( 或或Y=“0” ) 列邏輯式列邏輯式取取 Y = “1”(1)由邏輯狀態(tài)表寫出邏輯式由邏輯狀態(tài)表寫出邏輯式 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0

15、 0 11 0 1 01 1 0 01 1 1 1對(duì)應(yīng)于對(duì)應(yīng)于Y=1，一種組合中，輸入變一種組合中，輸入變量之間是量之間是“與與”關(guān)系，關(guān)系，AABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1YCBA&1CBA例例1：化簡(jiǎn)化簡(jiǎn)CABCBACBAABCY)()(BBCABBACCAAC A例例2： 化簡(jiǎn)化簡(jiǎn)CBCAABY)(AACBCAABCBACACABABCAABBABAA例例3： 化簡(jiǎn)化簡(jiǎn)CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBA

16、CBAY例例4： 化簡(jiǎn)化簡(jiǎn)例例5：化簡(jiǎn)化簡(jiǎn)DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB(2)應(yīng)用應(yīng)用“與非與非”門構(gòu)成門構(gòu)成“或或”門門電路電路(1).應(yīng)用應(yīng)用“與非與非”門構(gòu)成門構(gòu)成“與與”門電路門電路AY&B&BAY&由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：ABABY由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：BABABAY&YA(4) 用用“與非與非”門構(gòu)成門構(gòu)成“或非或非”門門YBA&AY 由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：BA

17、BABAY確定確定Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.反演律反演律反演律反演律ABY001 100111001=A B.A B.Y = AB AB .AB.BAYA B = AB +AB=A B =1ABY邏輯符號(hào)邏輯符號(hào)=A BABY001 100100111Y&1.BA&C101AA=AC +BCY=AC BC 設(shè)：設(shè)：C=1封鎖封鎖打開打開選通選通A信號(hào)信號(hào)Y&1.BA&C001設(shè)：設(shè)：C=0選通選通B信號(hào)信號(hào)B=AC +BCY=AC BC 0 0 0 0 C Y0 0 1 10 1 0

18、 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1取取 Y=“1”( 或或Y=“0” ) 列邏輯式列邏輯式取取 Y = “1”對(duì)應(yīng)于對(duì)應(yīng)于Y=1，CBACBACBACBAY 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAY BCACBACBACBAABC001001 11 101111YCBA01100111110&1010 開工為開工為“1”，不開工為，不開工為“0”； G1和和 G2運(yùn)行為運(yùn)行為“1”，不運(yùn)行為，不運(yùn)行為“0”。0111 0 0 1 01 0 1

19、0 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2 100011 0 1ABCCABCBABCAG1ABCCBACBACBAG2 1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1ABC001001 11 101111ACBCABG1ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBAG2 ABC00100111101111A BCA BC&G1G220.7 20.7 加法器加法器0 0 0 0 1

20、1+10101010不考慮低位不考慮低位來的進(jìn)位來的進(jìn)位半加器實(shí)現(xiàn)半加器實(shí)現(xiàn)全加器實(shí)現(xiàn)全加器實(shí)現(xiàn)A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABC .ABSCABC 輸入輸入-1表示低位來的進(jìn)位表示低位來的進(jìn)位AiBiCi-1SiCi1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 11ii1iiiiiCACBBA

21、C1iiiiCBAS&=11CiSi&1BiAiCi-1Si n 位二進(jìn)制代碼有位二進(jìn)制代碼有 2n 種組合，可以表示種組合，可以表示 2n 個(gè)信息。個(gè)信息。編碼器編碼器 輸入輸入輸輸 出出Y2 Y1 Y00 0 01 0 0I0I1I2I3I5I6IY2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7100000001

22、11I7I6I5I4I3I1I2Y2Y1Y0表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)10個(gè)個(gè)編碼器編碼器 00011101000011110001101100000000111Y3 = I8+I910000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I99893I .IIIY8 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 7I7I十十鍵鍵8421碼編碼器的邏輯圖碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I

23、6I7I8I91KW W10S001S12S23S34S45S56S67S78S89S9GND 1287654YYIIIII091233 YIIIIYNUCC16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 輸輸 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1輸輸 出出Y0=A B CY1=A B CY2=A B CY3=A B C Y7=A B CY4=A BCY6=A B CY5=A B CCBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 0100000000AS2-4線譯碼線譯碼器器ABCDAEBECEDE0Y1Y2Y時(shí)時(shí)，當(dāng)當(dāng) 0 S3Y1A總線總線時(shí)時(shí)，當(dāng)當(dāng) 0 S00總線總線0AS2-4線譯碼線譯碼器器ABCDAEB