第8講 乘法器

1、乘法器乘法器n陣列乘法器（8位） 結(jié)構(gòu)原理，特點(diǎn)n樹形乘法器 基于wallace樹的結(jié)構(gòu)原理 n4：2壓縮器 結(jié)構(gòu)原理（Basic, full-adder, Mux, Xor, TG等）、特點(diǎn) BOOTH編碼器n實(shí)現(xiàn)乘法的一個(gè)較快的方法是采用類似于手工計(jì)算乘法的方法。所有的部分積同時(shí)產(chǎn)生并組成一個(gè)陣列。運(yùn)用多操作數(shù)相加來(lái)計(jì)算最終的積。這一方法如下圖（）所示，這一組操作可直接影射到硬件。所形成的結(jié)構(gòu)稱為陣列乘法器，它結(jié)合了下面三個(gè)功能：產(chǎn)生部分積、累加部分積和最終相加： 一、陣列乘法器一、陣列乘法器電路原理電路原理 1010101011101010101010000000101010111001

2、110產(chǎn)生部分積產(chǎn)生部分積累加部分積累加部分積最終相加最終相加n下圖顯示了一個(gè)陣列乘法器的組成。它的硬件結(jié)構(gòu)與上面圖1手工乘法之間在拓?fù)浣Y(jié)構(gòu)上一一對(duì)應(yīng)。產(chǎn)生N個(gè)部分積需要有N*M個(gè)兩位的AND門。乘法器的大部分面積都用于把N個(gè)部分積相加，這需要有N-1個(gè)M位的加法器。使部分積正確對(duì)位的移位通過簡(jiǎn)單布線來(lái)完成，而不需要任何邏輯電路。整個(gè)結(jié)構(gòu)可以很容易地壓縮成一個(gè)矩形，使它的版圖非常緊湊。 HAFAFAFAFAFAFAHAFAFAFAFAFAFAFAHAFAFAFAFAFAFAFAHAFAFAFAFAFAFAFAHAFAFAFAFAFAFAFAHAFAFAFAFAFAFAFAHAFAFAFAFAF

3、AFAFAHA三、電路單元模塊功能與圖形三、電路單元模塊功能與圖形n1、全加器（全加器（FA）：）：n功能描述：在將兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，除了最低位以外，每一位都應(yīng)該考慮來(lái)自低位的進(jìn)位，即將兩個(gè)對(duì)應(yīng)位的加數(shù)和來(lái)自低位的進(jìn)位3個(gè)數(shù)相加。這種運(yùn)算稱為全加，所用的電路稱為全加器。 SABCLABCLABCLABCLCOABBCLACL1）真值表：）真值表： 輸輸 入入輸輸 出出CL A B S CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 12）圖形分析（）圖形分析（邏輯圖和圖形符號(hào)邏輯圖和圖形符號(hào)） CLBACO

4、S A S nBnCL CO S COCL2 2、半加器（、半加器（HA） n邏輯表達(dá)式邏輯表達(dá)式如右：如右：n功能描述：如果不考功能描述：如果不考慮有來(lái)自低位的進(jìn)位慮有來(lái)自低位的進(jìn)位將兩個(gè)將兩個(gè)1 1位二進(jìn)制相位二進(jìn)制相加，稱為半加。實(shí)現(xiàn)加，稱為半加。實(shí)現(xiàn)半加運(yùn)算的電路叫做半加運(yùn)算的電路叫做半加器。半加器。 SABABABCOAB1）真值表：）真值表：輸輸 入入輸輸 出出A B S CO0 00 0 0 11 01 1 0 01 01 00 12）電路結(jié)構(gòu)圖：）電路結(jié)構(gòu)圖： A SB CO ABSCO CO 1.乘法器定義n考慮兩個(gè)沒有符號(hào)的二進(jìn)制數(shù) X 和 Y ,分別為M位寬和N位寬。為了

5、說(shuō)明運(yùn)算，用二進(jìn)制形式來(lái)表示X和Y：1210121010111000110022220,1*2(2 )(2 )(2)MiMiMiNjjijjMNMNkijkijkijMNijijijXXxxxxYYXYZXYZXYX Y 乘法器n實(shí)現(xiàn)乘法的一個(gè)辦法時(shí)采用類似于手工計(jì)算乘法的方法。所有的部分積同時(shí)產(chǎn)生并組成一個(gè)陣列。運(yùn)用多操作數(shù)相加來(lái)計(jì)算最終的積。n這一組操作可以直接映射到硬件，所形成的結(jié)構(gòu)稱為陣列乘法器。二進(jìn)制乘法舉例 1 0 1 0 1 0 1 0 1 1部分積部分積被乘數(shù)乘數(shù)結(jié)果結(jié)果1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0

6、1 0 1 0 1 0 1. 部分積的產(chǎn)生部分積的產(chǎn)生2. 和的產(chǎn)生和的產(chǎn)生問題：?jiǎn)栴}：1、二進(jìn)制乘法舉例 1 0 1 0 1 0 1 0 1 1結(jié)果加法器結(jié)果加法器 0 0 1 0 1 0 0 0 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0部分積的產(chǎn)生部分積的產(chǎn)生與門與門 0 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0C0S0C1S12. 8位陣列乘法器10110Z =X Y +X YoooZ =X YFAHAHAX0 Y2 X0Y1X1Y0Z1C0X1Y1X2Y0C1Z2C23. 基于walla

7、ce樹的4-2壓縮器乘法器（1）Wallace樹的構(gòu)成 加 法 器 陣 列 常用的兩種結(jié)構(gòu)一個(gè)是IA(Iterative Array)陣列，即重復(fù)陣列，另外一個(gè)就是Wallace樹結(jié)構(gòu)，在不考慮版圖實(shí)現(xiàn)的難易度的情況下，Wallace樹結(jié)構(gòu)由于它的并行操作性，理論上它的速度是最快的。 （2）、4：2壓縮器 n在 CAD ，三維建模，視頻編輯，AAC的編解碼，JPEG2000等許多數(shù)字信號(hào)處理中都存在著大量的浮點(diǎn)乘法運(yùn)算，而浮點(diǎn)乘法運(yùn)算的快慢在很大程度上由尾數(shù)處理的速度決定，尾數(shù)處理過程中要產(chǎn)生大量的部分積，在對(duì)這些部分積進(jìn)行累加中，如果直接累加勢(shì)必大大延長(zhǎng)尾數(shù)處理的時(shí)間，所以采用先對(duì)部分積進(jìn)行

8、壓縮，使它由n個(gè)部分積最終壓縮為兩個(gè)部分積，然后進(jìn)行累加。在壓縮的過程中我們使用了由4-2壓縮單元構(gòu)成的4-2壓縮器和3-2壓縮單元構(gòu)成的壓縮器，在構(gòu)造的Wallace樹的基礎(chǔ)上引人了3級(jí)流水線，大大提高了壓縮的速度。n 又稱（5，3）計(jì)數(shù)器，包括5個(gè)輸入，3個(gè)輸出，如圖所示： Cout 4-2 Cina1 a2 a3 a4 CS4-2壓縮單元簡(jiǎn)圖Full Addera1 a2 a3 Full Addera4CinCoutCS傳統(tǒng)4-2壓縮單元8行部分積4 4：2壓縮器結(jié)構(gòu)原理1234( 123)* 4( 123)*4*1* 21* 32* 3SiiiiCinCiiiiiiiCiniCinCo

9、utiiiiii( 1234)*( 1234)* 4 Cout = ( 12)*i3+( 12)* 1CiiiiCiniiiiiiiiii44：2壓縮器(1) Basiccii4i3i2i1xaC0Cxaxaxamama34ii12iiCi Cout = ( 12)*i3+( 12)* 1iiiii( 1234)* ( 1234)* 4CiiiiCiniiiii1234SiiiiCinxaABVDDn1n2pinip2p1A=1 N1導(dǎo)通 B經(jīng)過一個(gè)反向器 得到 ABABA=0 P1導(dǎo)通 得到ABABAB (2) FULL ADDERFull Addera1 a2 a3 Full Addera

10、4CinCoutCS(3) MUX34ii12ii1234iiii4i( 1234)* ( 1234)* 4iiiiCiniiiiiCout = ( 12)*i3+( 12)* 1iiiiii3ciSCC0i2i1i4mamamamamamaXNORC=1 N1和P1導(dǎo)通 C*D1C=0 N2和P2導(dǎo)通 *D0CC*D1+*0CDmaD1D0CoutD1D0n1p1n2p2Cpiniout(4) XOR( 12)*i3+( 12)* 1iiiii( 12)ii( 1234)iiii34ii1234iiiiCincii4i3i2i1xb1xa1ma1xa2xa3ma2p11C0CSp19p17n

11、11A =1 B經(jīng)過一個(gè)反向器 ABA =0 傳輸管工作 ABABABABxbABpiniP1N1n2NANA(5) TGcii4i3i2i1mb1mb1mb2mb2mb3mb3mb4mb4p15n8p17n11p17n8p11n11p15n8p11n9p11n9p18n18p18n18p10n10mb434ii12ii( 1234)iiiiCD1D0NCmboutD1D0n1p1n2p2CNCoutC =1 N1和P1導(dǎo)通 C*D1C*D1+*0NCDNC=1 N2和P2導(dǎo)通 *D0C5、Booth編碼器及部分積產(chǎn)生 Y2i+1Y2i+121iYY2i-1Y2i-121iYY2iY2i2iY

12、21iYY2i-1x21iY2iYY2i-121iYY2i0 x2iY21iYY2i-2x21iYY2i+1Y2i-121iYY2i-1+1x2iYY2i+1Y2i21iYY2i+1Y2i-1+2xY2i+12iY21iYPPn,jFjPPn+2,j=Fj+1PPn,jFjPPn+1,j 2i+1Y2iY2i-1YRecodeddigitOperationon X00000*X001+1+1*X010+1+1*X011+2+2*X100-2-2*X101-1-1*X110-1-1*X11100*X部分積產(chǎn)生過程Recoded DigitOperation on X0Add 0 to the p

13、artial product+1Add X to the partial product+2Shift left X one position and add it to the partial product-1Add twos complement of X to the partial product-2Take twos complement of X and shift left one position舉例：Let X = 10010101 and Y = 01101001. 在Y的右端加0 作為Y-1 ，然后三位一組，交疊一位。 重新編碼后的 Y 為 011010010 +2 1 2 +1n(-107) 10010101 = Xn (+105) 01101001 = Y signextension(-107) 10010101 = X(+105)