pcb走線時(shí)延估算方法

1、信號(hào)在PCB走線中傳輸時(shí)延（上）來(lái)源：一博科技更新時(shí)間：2014-2-15摘要：信號(hào)在媒質(zhì)中傳播時(shí)，其傳播速度受信號(hào)載體以及周?chē)劫|(zhì)屬性決定。在 PCB（印刷電路板）中信號(hào)的傳輸速度就與板材 DK（介電常數(shù)），信號(hào)模式，信號(hào)線與信號(hào)線間耦合以及繞線方式等有關(guān)。隨著 PCB 走線信號(hào)速率越來(lái)越高，對(duì)時(shí)序要求較高的源同步信號(hào)的時(shí)序裕量越來(lái)越少，因此在 PCB 設(shè)計(jì)階段準(zhǔn)確知道 PCB 走線對(duì)信號(hào)時(shí)延的影響變的尤為重要。本文基于仿真分析 DK,串?dāng)_，過(guò)孔，蛇形繞線等因素對(duì)信號(hào)時(shí)延的影響。關(guān)鍵詞：傳輸時(shí)延，有效介電常數(shù)，串?dāng)_ DDR 奇偶模式1.引言信號(hào)要能正常工作都必須滿(mǎn)足一定的時(shí)序要求，隨著信號(hào)速

2、率升高，數(shù)字信號(hào)的發(fā)展經(jīng)歷了從共同步時(shí)鐘到源同步時(shí)鐘以及串行（serdes）信號(hào)。在當(dāng)今的消費(fèi)類(lèi)電子，通信服務(wù)器等行業(yè)，源同步和串行信號(hào)占據(jù)了很大的比重。串行信號(hào)比如常見(jiàn) PCIE,SAS,SATA,QPI,SFP+,XUAI,10GBASE-KR 等信號(hào)，源同步信號(hào)比如DDR 信號(hào)。串行信號(hào)在發(fā)送端將數(shù)據(jù)信號(hào)和時(shí)鐘（CLK）信號(hào)通過(guò)編碼方式一起發(fā)送，在接收端通過(guò)時(shí)鐘數(shù)據(jù)恢復(fù)（CDR）得到數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)。由于時(shí)鐘數(shù)據(jù)在同一個(gè)通道傳播，串行信號(hào)對(duì)和對(duì)之間在 PCB 上傳輸延時(shí)要求較低，主要依靠鎖相環(huán)（PLL）和芯片的時(shí)鐘數(shù)據(jù)恢復(fù)功能。源同步時(shí)鐘主要是 DDR 信號(hào)，在 DDR 設(shè)計(jì)中，DQ（

3、數(shù)據(jù)）信號(hào)參考 DQS（數(shù)據(jù)選通）信號(hào)，CMD（命令）信號(hào)和 CTL（控制）信號(hào)參考 CLK（時(shí)鐘）信號(hào)，由于 DQ 的速率是 CMD&CTL 信號(hào)速率 2 倍，所以 DQ信號(hào)和 DQS 信號(hào)之間的傳輸延時(shí)要求比 CMD&CTL 和 CLK 之間的要求更高。 目前市場(chǎng)上主流的為 DDR1/DDDDR4 預(yù)計(jì)在 2015 年將成為消費(fèi)類(lèi)電子的主要設(shè)計(jì)，隨著 DDR 信號(hào)速率的不斷提高，在 DDR4 設(shè)計(jì)中特別是 DQ 和 DQS 之間傳輸時(shí)延對(duì)設(shè)計(jì)者提出更高的挑戰(zhàn)。在 PCB 設(shè)計(jì)的時(shí)候?yàn)榱藭r(shí)序的要求需要對(duì)源同步信號(hào)做一些等長(zhǎng)， 一些設(shè)計(jì)工程師忽略了這個(gè)信號(hào)等長(zhǎng)其實(shí)是一個(gè)時(shí)延等長(zhǎng)

4、，或者說(shuō)是一個(gè)時(shí)間等長(zhǎng)。R2/DDR32 .傳輸時(shí)延簡(jiǎn)介T(mén)imedelay 又叫時(shí)延(TD),通常是指電磁信號(hào)或者光信號(hào)通過(guò)整個(gè)傳輸介質(zhì)所用的時(shí)間。在傳輸線上的時(shí)延就是指信號(hào)通過(guò)整個(gè)傳輸線所用的時(shí)間。Propagationdelay 又叫傳播延遲(PD)，通常是指電磁信號(hào)或者光信號(hào)在單位長(zhǎng)度的傳輸介質(zhì)中傳輸?shù)臅r(shí)間延遲，與“傳播速度”成反比例(倒數(shù))關(guān)系，單位為“Ps/inch或s/m。從定義中可以看出時(shí)延=傳播延遲*傳輸長(zhǎng)度(L)其中v 為傳播速度，單位為 inch/ps 或 m/sc 為真空中的光速(3X108m/s)sr 為介電常數(shù)PD 為傳播延遲，單位為 Ps/inch 或 s/mTD

5、為信號(hào)通過(guò)長(zhǎng)度為 L 的傳輸線所產(chǎn)生的時(shí)延L 為傳輸線長(zhǎng)度，單位為 inch 或 m從上面公式可以知道，傳播延遲主要取決于介質(zhì)材料的介電常數(shù)，而傳播時(shí)延取決于介質(zhì)材料的介電常數(shù)、傳輸線長(zhǎng)度和傳輸線橫截面的幾何結(jié)構(gòu)(幾何結(jié)構(gòu)決定電場(chǎng)分布，電場(chǎng)分布決定有效介電常數(shù)）。嚴(yán)格來(lái)說(shuō)，不管是延遲還是時(shí)延都取決于導(dǎo)體周?chē)挠行Ы殡姵?shù)。在微帶線中， 有效介電常數(shù)受橫截面的幾何結(jié)構(gòu)影響比較大； 而串?dāng)_， 其有效介電常數(shù)受奇偶模式的影響較大；不同繞線方式有效介電常數(shù)受其繞線方式的影響。3 .仿真分析過(guò)程3.1微帶線和帶狀線傳輸時(shí)延PCB 中微帶線是指走線只有一個(gè)參考面，如下圖 1;帶狀線是指走線有 2 個(gè)參考面

6、，如下圖 2.帶狀線由于電磁場(chǎng)都被束縛在兩個(gè)參考面之間的板材中，所以走線的有效介電常數(shù)為板材的介電常數(shù)。微帶線會(huì)導(dǎo)致部分電磁場(chǎng)暴露在空氣中， 空氣的相對(duì)介電常數(shù)約為 1.0006， 板材如常規(guī) FR4 的介電常數(shù)為 4.2,那么微帶線的有效介電常數(shù)在 1 和 4.2 之間， 可以利用下面的公式計(jì)算微帶線的有效介電常數(shù) 【Collins,1992】 ：(城+1)/2+(r-1)/2(1+12H/W)-1/2+F-0.217(r-1)T/VWHse圖 1 救帶線圖 2 帶狀攜3.1F=0.02(城-1)(1-W/H)2(W/H1)3.2其中，e 為有效介電常數(shù)，er 為電路板材料的介電常數(shù)，H 為

7、導(dǎo)線高于地平面的高度，W 為導(dǎo)線寬度，T 為導(dǎo)線厚度慮物理等長(zhǎng)會(huì)帶來(lái)很?chē)?yán)重的時(shí)間不等長(zhǎng)3.2走線和過(guò)孔傳輸時(shí)延在 PCB 設(shè)計(jì)時(shí)候，經(jīng)常會(huì)遇到走線換層，走線換層必須借助于過(guò)孔。但長(zhǎng)度相等SurfattKcrostrip1B【咻D|OICS巾取項(xiàng)Ipic|噓:一而CwMl附iS匚而學(xué)在圖 4 和圖 5 的層疊結(jié)構(gòu)下，1000mil的走線時(shí)延差=179.729ps-147.954ps=31.775ps,可以看出這個(gè)差距是非常大的在做源同步的 DDR 同組等長(zhǎng)時(shí)候只考光+卻.MTHH-#.ware*朝MSJ3L*：1圖 4 微帶線層疊與時(shí)延的過(guò)孔和走線之間的時(shí)延并不相等。過(guò)孔的時(shí)延可以用式 3.3

8、表示TD_via=VLC3.3其中 TD_via 表示信號(hào)經(jīng)過(guò)過(guò)孔的時(shí)延，L 表示過(guò)孔的寄生電感，C 表示過(guò)孔的寄生電容。從式 3.3 可以看出寄生電容和寄生電感都會(huì)導(dǎo)致過(guò)孔的傳輸時(shí)延變大。而不同過(guò)孔結(jié)構(gòu)寄生參數(shù)也會(huì)發(fā)生改變。下面通過(guò)仿真分析過(guò)孔時(shí)延和傳輸線時(shí)延時(shí)間的偏差V14HQFCpumeterIO1ntemmlPaddmnigEr70milsRefPkneopeningnum40milsViaHeightG2V1,PlaitingTluckrnss1mflsPowerDisstpatjonQTOO37WnttsConductorGrosssectton34.5575Sq.inilsVia

9、Current2.01*18Amps圖 6 過(guò)孔結(jié)構(gòu)及寄生參數(shù)如圖 6 所示過(guò)孔結(jié)構(gòu)時(shí)延可以根據(jù)式 3.3 計(jì)算出：TD_via=VLC=sqr(0.4021pf*1326.2pH)=23.1ps 式 3.4由式 3.4 可以看出，結(jié)構(gòu)如圖 6 所示過(guò)孔的傳輸時(shí)延為 23.1ps。而對(duì)于普通 FR4 板材的微帶線，1.6mm 走線傳輸時(shí)延約為 11ps,對(duì)于帶狀線約為 12.5ps。通過(guò)計(jì)算可以看出相同長(zhǎng)度的走線和過(guò)孔之間的時(shí)延相差是非常大的。因此對(duì)設(shè)計(jì)工程師來(lái)講設(shè)計(jì)的時(shí)候盡量做到以下兩點(diǎn)：寄生電容寄生電撼StepResponseVraChargetonsttcsResonantFroquon

10、evOHO1.GO1MHzVutnipedance5人479O1HDS1）需要做等長(zhǎng)的信號(hào)要盡量走同層，換層時(shí)需要注意總的長(zhǎng)度要保持相等并且每層走線都需要等長(zhǎng)。2）需要等長(zhǎng)的信號(hào)走相同走線層可以保持過(guò)孔的時(shí)延一致，從而消除過(guò)孔時(shí)延不一致帶來(lái)的影響。信號(hào)在PCB走線中傳輸時(shí)延（下）來(lái)源：一博科技更新時(shí)間：2014-2-193.3 串?dāng)_對(duì)信號(hào)時(shí)延的影響。PCB 板上線與線的間距很近，走線上的信號(hào)可以通過(guò)空間耦合到其相鄰的一些傳輸線上去，這個(gè)過(guò)程就叫串?dāng)_。串?dāng)_不僅可以影響到受害線上的電壓幅值，同時(shí)還會(huì)影響到受害線上信號(hào)的傳輸時(shí)延圖 7 串?dāng)_拓?fù)鋱D如圖 7 串?dāng)_拓?fù)鋱D所示，假設(shè)有 3 根相互耦合的傳輸

11、線，中間的一根線（圖 8 中D1）為受害線，兩邊的線（圖 8 中 D0&D2）為攻擊線。仿真中所加的激勵(lì)源為圖 8 所示，分為三種情況：,假設(shè)兩邊的攻擊線中沒(méi)有信號(hào)，即不存在串?dāng)_，此種情況作為參考基準(zhǔn)線（Reference）；,假設(shè)攻擊線和受害線切換狀態(tài)一致，此種情況為偶模(EvenMode),假設(shè)攻擊線和受害線切換狀態(tài)相反，此種情況為奇模(OddMode)OddMode|DOD1|D2圖 8 串?dāng)_仿真中激勵(lì)奇偶模式空間電磁場(chǎng)分布(如圖 9&圖 10 所示)不同，從而導(dǎo)致了傳輸線周?chē)挠行Ы橘|(zhì)電常數(shù)不同，有效介電常數(shù)的不同最終帶來(lái)了在不同激勵(lì)源的情況下信號(hào)傳播速度不同。Even

12、Mode圖 9 奇模電磁場(chǎng)分布場(chǎng)分布圖 10 偶模電磁仿真結(jié)果如下圖 11 所示，其中藍(lán)色為第一種激勵(lì)所對(duì)應(yīng)的參考基準(zhǔn)線，其周?chē)鷽](méi)有其它信號(hào)線的影響；紅色線為第二種激勵(lì)所對(duì)應(yīng)的接收端波形；綠色為第三中情況所對(duì)應(yīng)的接收端波形。綠色波形最早到達(dá)接收端，而紅色的波形最后到達(dá)接收端，是由于奇模的傳輸速度比偶模塊圖 11 串?dāng)_仿真結(jié)果從上面的仿真結(jié)果可以看出信號(hào)線周?chē)墓艟€會(huì)對(duì)信號(hào)線的傳輸時(shí)延到來(lái)影響， 如果設(shè)計(jì)處理不當(dāng)， 導(dǎo)致傳輸時(shí)延偏差較大最終會(huì)導(dǎo)致系統(tǒng)工作不穩(wěn)定。在設(shè)計(jì)的時(shí)候要盡量減小這種影響，可以從以下幾點(diǎn)考慮：1,拉大線間距。線間距越大，相鄰走線間的影響就越小，走線間距盡量滿(mǎn)足 3W 原則。

13、2,使耦合長(zhǎng)度盡量短。相鄰傳輸線平行走線長(zhǎng)度越長(zhǎng)串?dāng)_越大，走線時(shí)候盡量減小相鄰線平行走線長(zhǎng)度；對(duì)于相鄰層走線盡量采用相鄰層垂直走線。3,走線盡量走在帶狀線。微帶線的串?dāng)_相對(duì)帶狀線較大，帶狀線走線可以減小串?dāng)_的影響4,保持完整回流平面，避免跨分割，走線和參考面盡量緊耦合。3.4 繞線方式對(duì)信號(hào)時(shí)延的影響在 PCB 設(shè)計(jì)時(shí)候，有些設(shè)計(jì)人員為了滿(mǎn)足等長(zhǎng)要求會(huì)對(duì)走線進(jìn)行繞線，很少有設(shè)計(jì)人員會(huì)考慮到不恰當(dāng)?shù)睦@線也會(huì)影響傳輸線時(shí)延。為了驗(yàn)證繞線對(duì)傳輸線時(shí)延的影響，我們公司信號(hào)完整性團(tuán)隊(duì)（SI 組）設(shè)計(jì)出測(cè)試板進(jìn)行實(shí)測(cè)。如下圖 12 所示，蛇形繞線和參考直線走在相同的走線層，兩者線寬線間距以及物理長(zhǎng)度完全相

14、同，蛇形繞線的局部放大圖如下圖 13 所示。：參考線圖 12 蛇形繞線和參考走線圖 13 蛇形繞線局部放大圖實(shí)測(cè)結(jié)果如下圖 13 所示，其中紅色線為參考走線，藍(lán)色的線為蛇形繞線的走線，.一蛇形繞線從結(jié)果可以看出，蛇形繞線的信號(hào)傳輸速度會(huì)比直線參考線的速度要快，兩者相差了 13.89pso 這是由于蛇形繞線靠的太近，平行的耦合長(zhǎng)度太長(zhǎng)，信號(hào)在蛇形繞線上的自耦合導(dǎo)致信號(hào)傳播速度較快。Iawti.dIide*卜I曲“TIIM圖 13 實(shí)測(cè)結(jié)果通過(guò) 3D 電磁場(chǎng)仿真軟件也可以看出這種蛇形繞線和直線間傳輸速度不同，如下圖 14 所示：兩種不同的繞線是物理等長(zhǎng)的，可以看出下面一種繞線方式由于繞線靠的較緊，

15、而且平行耦合長(zhǎng)度也長(zhǎng)，可以看出下面一種繞線方式信號(hào)傳輸?shù)臅?huì)快一圖 14 仿真結(jié)果從上面的仿真測(cè)試可以看出，不同繞線方式對(duì)信號(hào)時(shí)延影響還是比較大的，為了減小由于繞線帶來(lái)的時(shí)延的影響，可以考慮以下幾點(diǎn)：,在 PCB 設(shè)計(jì)時(shí)候盡量減少不必要的繞線，比如串行信號(hào)差分對(duì)和差分對(duì)之間沒(méi)有必要做等長(zhǎng)。,增大繞線間間距，盡量滿(mǎn)足單根繞線間距大于 5H（H 為線到最近參考面的距離），差分繞線大于 3H（H為線到最近參考面的距離）。,減小繞線間平行走線長(zhǎng)度。.小結(jié)在 PCB 設(shè)計(jì)時(shí)候要將等長(zhǎng)的設(shè)計(jì)觀念逐步向等時(shí)設(shè)計(jì)轉(zhuǎn)變，在對(duì)時(shí)序或者等長(zhǎng)要求高的設(shè)計(jì)尤其需要注意串?dāng)_，繞線方式，不同層走線，過(guò)孔時(shí)延等方面對(duì)時(shí)序的影響

16、。豐富的 SI（信號(hào)完整性）知識(shí)和正確的仿真方法可以幫助設(shè)計(jì)去評(píng)估 PCB 板上的傳輸時(shí)延，從而提高設(shè)計(jì)的質(zhì)量我們?cè)谠O(shè)計(jì)PCB板的時(shí)候經(jīng)常會(huì)考慮信號(hào)線等長(zhǎng)，如果等長(zhǎng)做的不好，各個(gè)信號(hào)之間就會(huì)有延時(shí)，可能會(huì)造成數(shù)據(jù)采樣錯(cuò)誤等問(wèn)題。那么PCB上的延時(shí)應(yīng)該怎么計(jì)算？我們經(jīng)常聽(tīng)到的PCB表層走線比PCB內(nèi)層走線的速度快為什么？首先要明確的一個(gè)問(wèn)題是PCB上信號(hào)速度不是電子的運(yùn)動(dòng)速度。信號(hào)在PCB信號(hào)線里是以電波的形式向前傳播。那么信號(hào)速度等于光速么？答案也是否定的。信號(hào)速度還與不同材料的介電常數(shù)相關(guān)。具體計(jì)算公式是V=C/Er0.5,其中Er是信號(hào)線周?chē)牧系南鄬?duì)介電常數(shù)。如果信號(hào)線暴露在空氣中那么信號(hào)的傳輸速度就等于C,但是在PCB上，傳輸速度明顯小于Co舉例，我們常見(jiàn)的PCB材料Fr4的介電常數(shù)在4.2-4.5左右，為了計(jì)算方便我們?nèi)?。帶入公式可以算出，F(xiàn)r4材料制作的PCB板上面信號(hào)的傳輸速度是光速的二分之一。光速大約等于12inch/ns,計(jì)算得出F