顯示屏工作原理

1、led顯示屏控制系統(tǒng)，分為同步系統(tǒng)和異步系統(tǒng):同步系統(tǒng)：led顯示屏相當(dāng)于一個(gè)大的顯示器，led顯示屏和計(jì)算機(jī)顯示器 上的內(nèi)容完全同步顯示；計(jì)算機(jī)上的操作都顯示在 led顯示屏上；如果計(jì)算機(jī)關(guān) 閉，led顯示屏也將關(guān)閉，不再顯示內(nèi)容；適用于對(duì)實(shí)時(shí)性要求比較高的場(chǎng)合， 例如視頻顯示屏等等；2。3口-13上百 U 豚肝-C5異步系統(tǒng)：led顯示屏和計(jì)算機(jī)的顯示內(nèi)容不同步變化；要顯示的內(nèi)容在 計(jì)算機(jī)上編輯好以后，發(fā)送到控制卡上，控制卡再進(jìn)行顯示；控制卡打開(kāi)電源后 就可以顯示存儲(chǔ)在卡上的內(nèi)容，即使此時(shí)計(jì)算機(jī)已經(jīng)關(guān)閉也可以進(jìn)行顯示； 適用 于對(duì)實(shí)時(shí)性要求不高的場(chǎng)合，如單雙色標(biāo)語(yǔ)屏，打一些通知標(biāo)語(yǔ)等內(nèi)容；

2、控制計(jì)算機(jī)異步（也稱(chēng)脫機(jī)）控制卡HUB分配板單元板9曰=1-LS-T3”件說(shuō)明基于網(wǎng)口傳輸?shù)腖ED同步屏控制系統(tǒng)及其FPGA實(shí)現(xiàn)時(shí)間：2010-04-14 09:28:44來(lái)源：電子設(shè)計(jì)工程作者：劉麗莎 朱樺韓秀清深圳職業(yè)技術(shù)學(xué)院 摘要：介名S一種以FPGA為核心，基于網(wǎng)口傳輸?shù)娜矢呋叶韧絃ED顯示屏控制系統(tǒng)的設(shè)計(jì)方法。該設(shè)計(jì)改變傳統(tǒng)設(shè)計(jì)中低效高成本的信號(hào)采集和傳送方式，改用實(shí)時(shí)采集 DVI接口顯示信號(hào)、通過(guò)網(wǎng)口傳輸數(shù)據(jù)，采用高集成度FPGA和大容量SDRAM ,采用信號(hào)包復(fù)用技術(shù)同步傳送顯示數(shù)據(jù)和控制數(shù)據(jù)及高效率的灰度切片算法等新技術(shù)，具有成本低、 顯示面積大、顯示穩(wěn)定、刷新率高等特點(diǎn)。

3、關(guān)鍵詞：DVI ; FPGA;百兆網(wǎng)口；同步 LED顯示屏控制系統(tǒng)；同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器；灰度 切片算法LED全彩同步控制系統(tǒng)具有高性能實(shí)時(shí)顯示、節(jié)能、環(huán)保等優(yōu)點(diǎn)，成為現(xiàn)代信息發(fā) 布的重要媒體。本設(shè)計(jì)改變傳統(tǒng)設(shè)計(jì)中采集顯卡VESA信號(hào)接口、使用并行多根總線傳送數(shù)據(jù)的方式，改用采集 DVI接口、通過(guò)網(wǎng)口傳輸數(shù)據(jù)，既節(jié)省成本也提高了傳輸效率和傳 輸質(zhì)量。另外，該設(shè)計(jì)還采用一系列新技術(shù)，例如使用高集成度FPGA作為主控制模塊、使用大容量SDRAM代替高成本的等容量 SRAM、采用信號(hào)包復(fù)用技術(shù)同步傳送顯示數(shù)據(jù) 和控制數(shù)據(jù)、采用高效率的灰度切片算法等等。LED同步屏控制系統(tǒng)具有成本低、顯示面積大、顯示穩(wěn)

4、定、刷新率高等特點(diǎn)，是目前市面上非常具有競(jìng)爭(zhēng)力的顯示控制方案。1系統(tǒng)原理和結(jié)構(gòu)系統(tǒng)整體架構(gòu)如圖1所示，主要由兩部分組成：采樣發(fā)送板（STR）和現(xiàn)場(chǎng)控制板（FRC）。通過(guò)大規(guī)模邏輯及其他組件，實(shí)時(shí)同步采集計(jì)算機(jī)輸出的顯示數(shù)據(jù)，通過(guò)高速緩存、格式轉(zhuǎn)換后，由大容量傳輸通道傳送到 LED顯示屏現(xiàn)場(chǎng)，最終轉(zhuǎn)換成LED掃描控制信號(hào)，在LED 顯示屏上實(shí)現(xiàn)高清晰的視頻、圖片、文本等節(jié)目?jī)?nèi)容的顯示。圖1系統(tǒng)示意圖1. 1顯示信號(hào)采集本設(shè)計(jì)從電腦的DVI接口采集高清晰顯示數(shù)據(jù)信號(hào)。DVI主要基于轉(zhuǎn)換最小差分信號(hào)TMDS（Transition Minimized Differential signa-ling）技

5、術(shù)來(lái)傳輸數(shù)字信號(hào)。TMDS 運(yùn)用編碼算法把8 tit（24位色RGB數(shù)據(jù)，每色各8 bit）通過(guò)最小轉(zhuǎn)換編碼轉(zhuǎn)換為 10 bit數(shù)據(jù)（包含行場(chǎng)同 步信息、時(shí)鐘信息、數(shù)據(jù) DE、糾錯(cuò)等），并在DC平衡后，采用差分信號(hào)傳輸數(shù)據(jù)。它比 LVDS、TTL具有更好的電磁兼容性能，可用低成本專(zhuān)用電纜實(shí)現(xiàn)長(zhǎng)距離、高質(zhì)量數(shù)字信號(hào) 傳輸。本系統(tǒng)采用專(zhuān)用 TFP401A芯片。將計(jì)算機(jī)顯示卡 DVI接口輸出的TMDS信號(hào)轉(zhuǎn)換成 TTL電平的RGB三色分離的數(shù)據(jù)信號(hào)。1. 2顯示數(shù)據(jù)格式轉(zhuǎn)換DVI接口高速輸入的顯示信號(hào)是串行含灰度的數(shù)據(jù)，以 24位色數(shù)據(jù)為例，每個(gè)顏色的權(quán) 值數(shù)據(jù)為8位，即灰度等級(jí)為 256級(jí)（28）

6、。LED顯示屏上的灰度實(shí)現(xiàn)，是通過(guò)控制每一個(gè) LED的點(diǎn)亮?xí)r間即占空比來(lái)實(shí)現(xiàn)的，為了更高效的實(shí)現(xiàn)不同的灰度，該設(shè)計(jì)采用全屏幕每 個(gè)權(quán)值獨(dú)立顯示的方式，即控制整個(gè)屏幕分別顯示18個(gè)權(quán)值的亮度。整個(gè)數(shù)據(jù)格式轉(zhuǎn)換過(guò)程由采集發(fā)送板和現(xiàn)場(chǎng)控制板上的2片F(xiàn)PGA以及數(shù)據(jù)緩存的SDRAM來(lái)實(shí)現(xiàn)。通過(guò)權(quán)值分離-緩存-分區(qū)提取-數(shù)據(jù)重整等一系列過(guò)程，最終得到LED顯示屏的掃描數(shù)據(jù)。1. 3顯示數(shù)據(jù)傳送DVI接口送過(guò)來(lái)的同步視頻信號(hào)數(shù)據(jù)量巨大。為了將大面積、高分辨率、高灰度的視頻 顯示數(shù)據(jù)可靠的從電腦輸出到顯示屏體，需要采用可靠的傳輸媒介。另一方面，從計(jì)算機(jī)到LED顯示屏距離一般為幾十米到上百米。能傳輸?shù)木嚯x越長(zhǎng)

7、，從控制機(jī)房到顯示屏的距離 限制越小，工程施工越靈活。設(shè)計(jì)中的接口芯片采用RTL8208B實(shí)現(xiàn)。RTL8208B是Realtek公司生產(chǎn)的一款 8 口 10 M/100 M以太網(wǎng)收發(fā)芯片。本設(shè)計(jì)中，采集發(fā)送板STR只需使用發(fā)送通道。現(xiàn)場(chǎng)控制板FRC 同樣只需要接收通道。每根以太網(wǎng)網(wǎng)線含4對(duì)雙絞線，在百兆以太網(wǎng)中只使用到其中的2對(duì)，本設(shè)計(jì)中利用千兆以太網(wǎng)技術(shù)，使用全部4對(duì)雙絞線來(lái)作為傳送通道，這樣每根網(wǎng)線可傳輸400 Mb/s的數(shù)據(jù)量，2根網(wǎng)線（8路通道）可傳輸800 Mb/s的數(shù)據(jù)量。表l為網(wǎng)口傳輸 數(shù)據(jù)量分析情況。其中，數(shù)據(jù)量 =分辨率頻x256級(jí)灰度數(shù)據(jù)寬度。表1網(wǎng)口傳輸數(shù)據(jù)分析色彩值 一

8、辨率數(shù)據(jù)（場(chǎng)頻60 H一 數(shù)掂一（場(chǎng)頻30詡）全彩 RGB I 024x512755 ML/s377 Mb/s雙色 RG 1 024x768755 Mb/*377 Mb/s從表l可以得到，單根網(wǎng)線可傳輸l 024x512全彩或者1 024x768雙色場(chǎng)頻30 Hz的數(shù)據(jù);兩根網(wǎng)線傳輸l 024x512全彩或l 024x768雙色場(chǎng)頻60 Hz的數(shù)據(jù)。1. 4 LED顯示屏灰度掃描實(shí)現(xiàn)LED顯示屏由多個(gè)顯示模組組合而成，顯示接口一般由以下幾個(gè)信號(hào)組成：串行數(shù)據(jù)信 號(hào)：多組紅、綠、藍(lán)信號(hào)；串行時(shí)鐘信號(hào)； CLK;串行鎖存信號(hào)：LATCH ;輸出使能信號(hào)： OE;行編碼信號(hào)（靜態(tài)模組時(shí)無(wú)行信號(hào)）：一

9、般最多16行掃描，行掃描信號(hào)在顯示屏模組上 由譯碼器（74HC138等）譯碼得到。LED顯示屏為實(shí)現(xiàn)大面積顯示，屏幕面積一般非常巨大，而顯示屏的控制數(shù)據(jù)一般都是 串行傳送，控制線都非常長(zhǎng)且容易收到干擾，在大面積情況下可以保證穩(wěn)定傳輸?shù)男盘?hào)頻率有限。如果增加系統(tǒng)的控制面積，一般方法有：1）提高顯示屏控制信號(hào)的時(shí)鐘頻率。但這種提高是有限的；2）降低刷新頻率。刷新頻率降低必將影響顯示穩(wěn)定度，效果很差；3）多個(gè)控制器同時(shí)處理。增加掃描控制器必然增加成本。本設(shè)計(jì)采用灰度切片的方式來(lái)實(shí)現(xiàn)高灰度、大面積、高刷新頻率顯示：按 256級(jí)灰度（8 位）計(jì)算，8位權(quán)值數(shù)據(jù)由高到低依次為D7（128權(quán)值），D6（64

10、權(quán)彳1）DO（1權(quán)彳1）。設(shè)置合適的輸出顯示屏的串行時(shí)鐘。提高并行輸出的RGB數(shù)據(jù)信號(hào)組，即可提高顯示屏面積并滿足實(shí)際高清顯示效果。本設(shè)方t中，實(shí)際控制面積為 l 024x768像素點(diǎn)。實(shí)際測(cè)試可以發(fā)現(xiàn)， 采用灰度切片方式后，顯示屏亮度損失極小，可以實(shí)現(xiàn)非常穩(wěn)定的視頻顯示。2系統(tǒng)設(shè)計(jì)2. 1采樣發(fā)送板功能分解圖2為采樣發(fā)送板STR總體架構(gòu)圖和FPGA功能模塊圖。13OT亞特睛號(hào)用2耕冊(cè)板3To娥內(nèi)用和FPGA攤模嫄2. 1. 1 DVI 接口TFP401A轉(zhuǎn)換后向FPGA輸入以下信號(hào)為 QE/QO為每組信號(hào)送出紅綠藍(lán)各 8 bit數(shù)據(jù)。 本設(shè)計(jì)使用TFP401A單鏈路TMDS方式；ODCK為數(shù)

11、據(jù)時(shí)鐘；DE為數(shù)據(jù)使能；VSYNC/ HSYNC為場(chǎng)同步信號(hào)，行同步信號(hào)。2. 1. 2 STR核心控制 FPGA設(shè)計(jì)采集發(fā)送板的核心為高速邏輯器件FPGA, FPGA各功能框圖如圖2所示。FPGA通過(guò)實(shí)時(shí)采集數(shù)據(jù)并利用 SDRAM緩存實(shí)現(xiàn)采樣、緩存、格式轉(zhuǎn)換等一系列高速同步數(shù)據(jù)處理。同時(shí)，F(xiàn)PGA通過(guò)采樣發(fā)送板上的 CPU接收計(jì)算機(jī)的控制指令來(lái)適應(yīng)不同的顯示屏和不同 的應(yīng)用環(huán)境。FPGA各功能模塊說(shuō)明如下：1）采集模塊伽馬校正：對(duì)于不同的節(jié)目源、不同的顯示屏體，需要經(jīng)過(guò)不同數(shù)值的伽 馬校正來(lái)獲得更符合人眼視覺(jué)的顯示效果，得到更清晰的圖像。本設(shè)計(jì)提供伽馬校正接口，通過(guò)采樣發(fā)送板上的 MCU ,

12、可根據(jù)最終顯示效果設(shè)置不同的伽馬校正值。在采集數(shù)據(jù)輸入后，即轉(zhuǎn)換成經(jīng)過(guò)校正的顯示數(shù)據(jù)。權(quán)值分離和數(shù)據(jù)重組：對(duì)輸入串行數(shù)據(jù)進(jìn)行權(quán)值分離 處理，并根據(jù)CPU設(shè)置的顯示屏掃描模式進(jìn)行初步數(shù)據(jù)重組。2）SDRAM控制和仲裁器系統(tǒng)需要實(shí)時(shí)處理每一幀顯示數(shù)據(jù)，通過(guò)大容量的外部存儲(chǔ)器 作為緩存器。同步處理輸人幀接收和輸出幀提取。在以往的設(shè)計(jì)中，一般采用2片SRAM（靜態(tài)存儲(chǔ)器）將2幀信號(hào)獨(dú)立存儲(chǔ)，大容量的SRAM 成本高昂。本設(shè)計(jì)中。采用單片SDRAM設(shè)計(jì)。相同容量的SDRAM比SRAM價(jià)格低得多， 而采用單片SDRAM ,整個(gè)系統(tǒng)的成本將進(jìn)一步下降；同時(shí)與FPGA接口減少，對(duì)FPGA的I/O 口需求減少，

13、優(yōu)化器件選擇。兩幀顯示信號(hào)分時(shí)讀寫(xiě)，當(dāng)前正在緩存的幀數(shù)據(jù)和當(dāng)前正在讀取的上一幀數(shù)據(jù)在SDRAM里用不同的頁(yè)面來(lái)分別進(jìn)行存儲(chǔ)。由于單片SDRAM控制和數(shù)據(jù)總線只有一組。所以需要SDRAM控制仲裁器模塊來(lái)實(shí)現(xiàn)無(wú)縫分時(shí)總線切換控制。采集模塊和輸出模塊分別將數(shù)據(jù)流切片，轉(zhuǎn)成小數(shù)據(jù)塊，數(shù)據(jù)流切片后，各模塊每次占用總線的時(shí)間減短。經(jīng)過(guò)精確計(jì)算每個(gè)模塊占用總線的時(shí)間、2次占用總線要求的最長(zhǎng)間隔，設(shè)計(jì)合適大小的數(shù)據(jù)流切片大小：2個(gè)模塊即可實(shí)現(xiàn)無(wú)縫分時(shí)占用SDRAM總線。3）網(wǎng)口編碼輸出 輸出控制模塊按照顯示屏的掃描模式分區(qū)采集緩沖SDRAM中的數(shù)據(jù)，并轉(zhuǎn)換重整成新的網(wǎng)口串行傳輸格式。除了顯示數(shù)據(jù)需要通過(guò)網(wǎng)口傳

14、輸外，為實(shí)現(xiàn)遠(yuǎn)程設(shè)置現(xiàn)場(chǎng)控制板，還需要將控制參數(shù)通過(guò)網(wǎng)口傳輸。網(wǎng)口編碼前將顯示數(shù)據(jù)包和控制信號(hào)包，經(jīng)過(guò)分時(shí)復(fù)用，經(jīng)網(wǎng)口編碼器編碼后送至RTL8208B傳送。4）幀同步控制 數(shù)據(jù)在采樣發(fā)送板需要同步處理兩幀信號(hào)，為了穩(wěn)定地將輸出網(wǎng)口的幀信 號(hào)與輸入的DVI幀信號(hào)同步，幀同步模塊通過(guò)同步指令，將兩個(gè)時(shí)鐘域的幀信號(hào)鎖定在一 起，以實(shí)現(xiàn)幀信號(hào)同步控制，避免出現(xiàn)顯示畫(huà)面斷裂的情況。2. 2現(xiàn)場(chǎng)控制板功能分解圖3為現(xiàn)場(chǎng)控制板FRC總體架構(gòu)圖和FPGA功能模塊框圖。!»» IWB+friF”宿號(hào)施始居猴澈1,.,.，神骨£窗D山1:0削出血機(jī)如1涮譙郵箱牌颼包納順h-則心川十4

15、第叫四一_>r»! M*IUd.lek棚屣m口你 phy-EU：；T 貢足雕的攤搬和 嬲整版酒:蚌馴抑FPM雌魅神2. 2. 1 FRC核心控制 FPGA設(shè)計(jì)現(xiàn)場(chǎng)掃描板的核心控制部分也為 l片F(xiàn)PGA , FPGA通過(guò)實(shí)時(shí)接收網(wǎng)口數(shù)據(jù)并利用SDRAM緩存后，經(jīng)過(guò)轉(zhuǎn)換，由輸出模塊實(shí)現(xiàn)灰度顯示，產(chǎn)生顯示屏的控制信號(hào)。各功能模塊說(shuō)明如 下：1)網(wǎng)口解碼器和數(shù)據(jù)對(duì)齊、重整現(xiàn)場(chǎng)掃描板的RTL8208B接收到網(wǎng)口送來(lái)的數(shù)據(jù)信號(hào)后送到FPGA的網(wǎng)口解碼器模塊。 該模塊由狀態(tài)機(jī)實(shí)現(xiàn)：當(dāng)依次檢測(cè)到 DV信號(hào)、H信號(hào)、SSD 信號(hào)后，解碼器開(kāi)始定位并提取幀頭信號(hào)，根據(jù)幀頭碼中的數(shù)據(jù)類(lèi)型判斷是控制幀

16、還是數(shù)據(jù)幀，并分別進(jìn)行提取。2)SDRAM控制和仲裁器同采集發(fā)送板類(lèi)似，現(xiàn)場(chǎng)控制板的FPGA也需要需要實(shí)時(shí)處理每一幀顯示數(shù)據(jù)，通過(guò)大容量的外部存儲(chǔ)器SDRAM作為緩存器，同步處理輸入幀接收和輸出幀提取。SDRAM控制仲裁器模塊實(shí)現(xiàn)無(wú)縫分時(shí)控制。3）灰度實(shí)現(xiàn)和掃描轉(zhuǎn)換 本模塊按照1. 1節(jié)的描述，提取 SDRAM中的各灰度數(shù)據(jù)，轉(zhuǎn) 換成顯示屏的控制信號(hào)數(shù)據(jù)。根據(jù)采集發(fā)送板送來(lái)的控制幀中的掃描參數(shù)，調(diào)整掃描輸出的數(shù)據(jù)順序和控制信號(hào)格式，以方便實(shí)現(xiàn)對(duì)不同類(lèi)型的LED顯示屏模塊組的靈活控制。LED灰度掃描輸出掃描仿真信號(hào)如圖 4所示。圖4為輸出原始信號(hào)圖，輸出信號(hào)再經(jīng)過(guò)增加消影（行切換前關(guān)斷屏體，防止出現(xiàn)串行的暗影信號(hào)叫消影卜行調(diào)整、多顯示區(qū)穿插（控制更大面積）等處理后，經(jīng)鎖存驅(qū)動(dòng)后送到與顯 示屏接口匹配的接口板，控制整個(gè)LED顯示屏屏體的顯示。2. 2. 2輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)將FPGA輸出的掃描信號(hào)鎖存驅(qū)動(dòng)后送到輸出接口，外部再通過(guò)轉(zhuǎn)接板驅(qū)動(dòng)后 送至LED顯示屏。3結(jié)論大規(guī)模邏輯具有處理速度快、容量大等特點(diǎn)，隨著技術(shù)的不斷更新，向著更高容量、更低單位成本的方向快速發(fā)展。在通信等實(shí)時(shí)系統(tǒng)等領(lǐng)域，系統(tǒng)設(shè)計(jì)中充分利用FPGA的特點(diǎn)，使用FPGA作為核心控制模塊，集成網(wǎng)絡(luò)控制、大容量存儲(chǔ)芯片控制、通信接口、外