同濟(jì)大學(xué)計(jì)算機(jī)組成原理復(fù)習(xí)選擇題

1、1一、選擇題1 馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中,A 指令操作碼的譯碼結(jié)果C .指令周期的不同階段B.指令和數(shù)據(jù)的尋址方式D.指令和數(shù)據(jù)所在的存儲(chǔ)單元為 short 型。當(dāng) x=127, y=-9 時(shí)，執(zhí)行賦值語(yǔ)句 z=x+y 后，x、y 和 z 的值分別是 _B.X=0000007FH , y=FFF9H , z=FFFF0076HC.X=0000007FH , y=FFF7H , z=FFFF0076HD.X=0000007FH , y=FFF7H , z=00000076H3、.浮點(diǎn)數(shù)加減運(yùn)算過(guò)程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾

2、 數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為 5 位和 7 位（均含 2 位符號(hào)位）。若有兩個(gè)數(shù) X=27X29/32 , Y=25X5/8 , 則用浮點(diǎn)加法計(jì)算 X+Y的最終結(jié)果是_A. 00111 1100010B.00111 0100010C . 01000 0010001D.發(fā)生溢出4、某計(jì)算機(jī)的 Cache 共有 16 塊，采用 2 路組相聯(lián)映射方式（即每組2 塊）。每個(gè)主存塊大小為 32 字節(jié),按字節(jié)編址。主存 129 號(hào)單元所在主存塊應(yīng)裝入到的 Cache 組號(hào)是_A. 0 B. 2 C. 4D.6 5、某計(jì)算機(jī)主存容量為 64KB，其中 ROM 區(qū)為 4KB，其余為 RAM 區(qū)，按字節(jié)編址

3、。現(xiàn)要用 2KX8 位的 ROM 芯片和 4KX4 位的 RAM 芯片來(lái)設(shè)計(jì)該存儲(chǔ)器， 則需要上述規(guī)格的 ROM 芯片數(shù)和 RAM 芯片數(shù) 分別是A. 1、15 B. 2、15 C. 1、30 D . 2、306、某機(jī)器字長(zhǎng) 16 位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié) 組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié) PC 自動(dòng)加 1。若某轉(zhuǎn)移指令所在主存地址為 2000H，相對(duì)位移量字段的內(nèi)容為 06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)以后的目標(biāo)地址是 _A.2006HB.2007HC.2008HD.2009H7、下列關(guān)于 RISC 的敘述中，錯(cuò)誤的是 _A

4、 . RISC 普遍采用微程序控制器B . RISC 大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成C . RISC 的內(nèi)部通用寄存器數(shù)量相對(duì)CISC 多D . RISC 的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC 少&某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別是 90ns、80ns、70ns 和 60ns,則該計(jì)算機(jī)的 CPU 時(shí)鐘周期至少是 _A . 90ns B.80ns C.70ns D.60ns 9、相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是 A.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B .指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難2、一個(gè)

5、C 語(yǔ)言程序在一臺(tái)32 位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x、y 和 z,其中 x 和 z 是 int 型，yCPU 區(qū)分它們的依據(jù)是_X=0000007FH ,y=FFF9H , z=00000076H2C 指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易D 指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難10、 假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4 字節(jié)信息，一個(gè)總線周期占用2 個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為 10MHz，則總線帶寬是_A 10MB/S B.20MB/S C.40MB/S D.80MB/S11、 假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache 和主存組成，某程序執(zhí)行過(guò)程中訪存1000 次，其中訪問(wèn) Ca

6、che 缺失（未命中）50 次，貝 U Cache 的命中率是A 5%B.9.5%C.50%D.95%12、下列選項(xiàng)中，能引起外部中斷的事件是 _A .鍵盤輸入B.除數(shù)為 0C.浮點(diǎn)運(yùn)算下溢D.訪存缺頁(yè)14、 假定用若干個(gè) 2k X 4 位芯片組成一個(gè) 8k X 8 位存儲(chǔ)器，則地址 0B1FH 所在芯片的最小地址是A: 0000HB : 0600HC : 0700HD: 0800H0000H-07FFH 0800H-0FFFH 1000H-17FFH 1800H-1FFFH15、 下列有關(guān) RAM 和 ROM 勺敘述中，正確的是I、 RAM 是易失性存儲(chǔ)器，ROM 是非易失性存儲(chǔ)器II、RA

7、M 和 ROM 都是采用隨機(jī)存取的方式進(jìn)行信息訪問(wèn)III、 RAM 和 ROM 都可用作 CacheIV、 RAM 和 ROM 都需要進(jìn)行刷新A:僅 I 和 II B :僅 II 和 III C :僅 1,11, IIID :僅 II , III , IV 16、下列命令組合情況中，一次訪存過(guò)程中，不可能發(fā)生的是A：TLB 未命中，Cache 未命中，Page 未命中B: TLB 未命中，Cache 命中，Page 命中C: TLB 命中，Cache 未命中，Page 命中D：TLB 命中，Cache 命中，Page 未命中17、下列存儲(chǔ)器中，匯編語(yǔ)言程序員可見的是18、 下列不會(huì)引起指令流水

8、阻塞的是 A:數(shù)據(jù)旁路B :數(shù)據(jù)相關(guān)19、_ 下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是A: PCI、CRT USB EISAB : ISA、CPI、VESA EISAC: ISA、SCSI、RAM MIPSD |: ISA、EISA、PCI、PCI-Express20、 單級(jí)中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（A）13. 一個(gè)分段存儲(chǔ)管理系統(tǒng)中，地址長(zhǎng)度為A. 28字節(jié)B.216字節(jié)C.224字節(jié)32 位，其中段號(hào)占D.232字節(jié)8 位，則段長(zhǎng)最大_A:存儲(chǔ)器地址寄存器（MARC:存儲(chǔ)器數(shù)據(jù)寄存器（MDRB:程序計(jì)數(shù)器（PC）D:指令寄存器（IR）C :條件轉(zhuǎn)移D :資源沖突3I、保護(hù)現(xiàn)場(chǎng)II、開

9、中斷III 、關(guān)中斷 IV、保存斷點(diǎn)V、中斷事件處理 1VI、 恢復(fù)現(xiàn)場(chǎng)VII、中斷返回4A: I、V、VI、II、VIIC: III 、IV、V、VI、VII21、下列選項(xiàng)中，操作 S 提供的給應(yīng)用程序的接口是 _A:系統(tǒng)調(diào)用B:中斷C:庫(kù)函數(shù)D:原語(yǔ)III 、 I、V、VIIIV、 I、V、VI、VII5完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（）。A :運(yùn)算器、存儲(chǔ)器、控制器B:外部設(shè)備和主機(jī)C :主機(jī)和實(shí)用程序D:配套的硬件設(shè)備和軟件系統(tǒng)至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是（）。A :節(jié)約元件 B :運(yùn)算速度快C:物理器件性能所致D:信息處理方便50 年代，為了發(fā)揮（）的效率，提出了（

10、）技術(shù)，從而發(fā)展了操作系統(tǒng)，通過(guò)它對(duì)（ 管理和調(diào)度。A :計(jì)算機(jī)，操作系統(tǒng)，計(jì)算機(jī)C :硬設(shè)備，多道程序，硬軟資源 指令是由操作碼和地址碼組成的一串（A : ASCIIC:十進(jìn)制74181ALU 可完成（）種邏輯運(yùn)算。A : 8 種C: 16 種下列說(shuō)法中有錯(cuò)誤的是（）OA :任何二進(jìn)制整數(shù)都可用十進(jìn)制數(shù)表示B :任何二進(jìn)制小數(shù)都可用十進(jìn)制數(shù)表示C:任何十進(jìn)制整數(shù)都可用二進(jìn)制數(shù)表示D :任何十進(jìn)制小數(shù)都可用二進(jìn)制數(shù)表示計(jì)算機(jī)系統(tǒng)中采用補(bǔ)碼運(yùn)算的目的是為了（）OA:與手工運(yùn)算方式保持一致B :提高運(yùn)算速度D :提高運(yùn)算的精度IEEE754 標(biāo)準(zhǔn)規(guī)定的 64 位浮點(diǎn)數(shù)格式中，符號(hào)位為1 位，階碼為

11、 11 位，尾數(shù)為 52 位。則它所能表示的最小規(guī)格負(fù)數(shù)為（A: （2252）X2-10231024C: 1X2（1252）X2+1023長(zhǎng)度相同但格式不同的 2 種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng)、尾數(shù)短，后者階碼短、尾數(shù)長(zhǎng)，其他規(guī)定 均相同，則它們可表示的數(shù)的范圍和精度為（）OA :兩者可表示的數(shù)的范圍和精度相同B :前者可表示的數(shù)的范圍大但精度低C:后者可表示的數(shù)的范圍大且精度高D :前者可表示的數(shù)的范圍大且精度高若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（）OA:階符與數(shù)符相同 C :階符與數(shù)符相異在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（）來(lái)實(shí)現(xiàn)。A:原碼運(yùn)算的二進(jìn)制減法器B :補(bǔ)

12、碼運(yùn)算的二進(jìn)制減法器C :補(bǔ)碼運(yùn)算的十進(jìn)制加法器D :補(bǔ)碼運(yùn)算的二進(jìn)制加法器下列說(shuō)法中正確的是（）OA :采用變形補(bǔ)碼進(jìn)行加減法運(yùn)算可以避免溢出B :只有定點(diǎn)數(shù)運(yùn)算才有可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出C :只有帶符號(hào)數(shù)的運(yùn)算才有可能產(chǎn)生溢出D :只有將兩個(gè)正數(shù)相加時(shí)才有可能產(chǎn)生溢出存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái)（1.2.3.4.5.6.7.&9.10.11.12.13.）進(jìn)行B :計(jì)算，并行，算法D :硬設(shè)備，晶體管，計(jì)算機(jī) ）代碼。C :簡(jiǎn)化計(jì)算機(jī)的設(shè)計(jì)B:(2-2-52)X2+1023D:(1-252)X2+2047?錯(cuò)因?yàn)椋悍?hào)位與首字要相異-(2-1 2-52)X2

13、+1023B:數(shù)符與尾數(shù)小數(shù)點(diǎn)后第1 位數(shù)字相同D:數(shù)符與尾數(shù)小數(shù)點(diǎn)后第1 位數(shù)字相異6A :存放數(shù)據(jù) B:存放程序C:存放數(shù)據(jù)和程序D:存放微程序714.在字節(jié)編址的系統(tǒng)中，存儲(chǔ)單元是指（）。A :存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元B :存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合C:存放一個(gè)字節(jié)的所有存儲(chǔ)元集合D :存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合15.某計(jì)算機(jī)字長(zhǎng) 16 位，它的存儲(chǔ)容量 1Mbit，若按字編址（16bit），那么它的地址空間是（）。A : 064K B: 032K C: 064KB D : 032KB20 20 161Mbit=2 bit 2 /16=2 =64K16.某 DRAM 芯片，其存

14、儲(chǔ)容量為 512KX8 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（）。A : 8, 512 B: 512, 8 C: 18, 8D: 19, 89102 *217.下列幾項(xiàng)中，不符合 RISC 指令系統(tǒng)的特點(diǎn)是（）。A :指令長(zhǎng)度固定，指令種類少B :尋址方式種類盡量減少，指令功能盡可能強(qiáng)C:增加寄存器的數(shù)目，以盡量減少訪存次數(shù)D:選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令18.對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為（）尋址。A :直接 B :間接 C :寄存器 D:寄存器間接19.CPU 的指令周期指的是（）。A : CPU 執(zhí)行一條指令的時(shí)間B : CPU 從主存中取出一條指令的時(shí)間C:

15、 A+BD : CPU 周期20.就微命令的編碼方式而言，若微操作命令的個(gè)數(shù)已確定，則（）。A :直接表示法比編碼表示法的微指令字長(zhǎng)短B :編碼表示法比直接表示法的微指令字長(zhǎng)短C:編碼表示法與直接表示法的微指令字長(zhǎng)相等D :編碼表示法與直接表示法的微指令字長(zhǎng)大小關(guān)系不確定21.微周期指的是（）所需要的時(shí)間。A :取一條機(jī)器指令B :執(zhí)行一條微命令C:執(zhí)行一段微程序D :執(zhí)行一條機(jī)器指令22.在 Cache 的地址映射中，若主存中的任意一塊均可映射到Cache 內(nèi)的任意一塊的位置上，則這種 方法稱為（）。A :全相聯(lián)映射B:直接映射C :組相聯(lián)映射D :混合映射23.如果有多個(gè)中斷同時(shí)發(fā)生，系統(tǒng)將響應(yīng)中斷