通用MOS模擬集成電路基礎(chǔ)

1、第一章 通用MOS模擬集成電路一. MOS器件物理基礎(chǔ)主要內(nèi)容了解MOS器件物理基礎(chǔ)概念掌握MOS的I/V特性掌握二級(jí)效應(yīng)基本概念了解MOS器件模型的基本結(jié)構(gòu)MOSFET的結(jié)構(gòu)MOSFET的立體圖NMOS管PMOS管襯底Ldrawn：溝道總長(zhǎng)度Leff：溝道有效長(zhǎng)度， Leff Ldrawn2 LDMOSFET的幾何參數(shù)LD：橫向擴(kuò)散長(zhǎng)度（bulk、body）基本幾何參數(shù)溝道寬度W：垂直于溝道長(zhǎng)度方向的柵的尺寸。柵氧厚度tox：柵極與襯底之間的二氧化硅的厚度。mos管的種類(lèi)增強(qiáng)型: 在柵源電壓VGS為0時(shí)沒(méi)有導(dǎo)電溝道，而必須依靠柵源電壓的作用，才能形成導(dǎo)電溝道的mos管；耗盡型: 在柵源電壓V

2、GS為0時(shí)mos管也存在導(dǎo)電溝道。mos管的符號(hào)：MOS管正常工作的基本條件MOS管正常工作的基本條件是:所有襯源（B、S）、襯漏（B、D）pn結(jié)必須反偏！寄生二極管同一襯底上的NMOS和PMOS器件寄生二極管*N-SUB必須接最高電位VDD！*P-SUB必須接最低電位VSS！*阱中MOSFET襯底常接源極SMOS管所有pn結(jié)必須反偏:例：判斷制造下列電路的襯底類(lèi)型的基本結(jié)構(gòu)(小結(jié))*N-SUB必須接最高電位VDD！*P-SUB必須接最低電位VSS！*阱中MOSFET襯底常接源極SMOS管所有pn結(jié)必須反偏:的工作原理mos管的工作原理柵源電壓控制的MOSFETVGS=0時(shí)，源、襯底和漏形成兩

3、個(gè)背靠背的pn結(jié)，總有一個(gè)pn結(jié)反偏，基本上無(wú)電流流過(guò)，此時(shí)漏源之間的電阻很大，沒(méi)有形成導(dǎo)電溝道。SDBGSDBp+n+n+p-subVGSmos管的工作原理耗盡層的形成當(dāng)VGS0時(shí)，則柵極和襯底之間構(gòu)成平板電容器，在正的柵源電壓作用下，絕緣層產(chǎn)生一個(gè)于指向襯底的垂直電場(chǎng)（由于絕緣層很薄，可產(chǎn)生高達(dá)105106 V/cm數(shù)量級(jí)的強(qiáng)電場(chǎng)），使柵極附近的p型襯底中的空穴被排斥，留下不能移動(dòng)的受主離子（負(fù)離子），形成耗盡層，同時(shí)p型襯底中的少子（電子）被吸引到襯底表面。VGSSDBp+n+n+p-sub-+mos管的工作原理反形層的形成 當(dāng)界面電勢(shì)足夠高時(shí)， 會(huì)將電子吸引到柵氧下， 形成一個(gè)n型薄層

4、 反型層，從而形成了源極和漏極間的導(dǎo)電溝道，mos管導(dǎo)通。在正的漏極電壓作用下，產(chǎn)生漏極電流ID。VGSSDBp+n+n+p-sub-VDSiD-+反型層 當(dāng)VGS繼續(xù)升高時(shí), 溝道加厚，溝道電阻減少，在相同VDS的作用下，ID將進(jìn)一步增加。mos管的電特性閾值電壓Vth：通常認(rèn)為在形成導(dǎo)電溝道時(shí)所對(duì)應(yīng)的柵源電壓為Vth；而半導(dǎo)體物理學(xué)中， Vth定義為界面的電子濃度等于p型襯底的多子濃度時(shí)的柵壓。多晶硅柵與硅襯底功函數(shù)之差，單位面積柵氧化層電容，耗盡區(qū)的電荷,是襯源電壓VBS的函數(shù)。費(fèi)米勢(shì)，襯底的摻雜濃度，注：器件的閾值電壓主要通過(guò)改變襯底摻雜濃度、襯底表面濃度或改變氧化層中的電荷密度來(lái)調(diào)整

5、，對(duì)于增強(qiáng)型nmos管，適當(dāng)增加襯底濃度，減小氧化層中的正電荷即可使其閾值大于0；而氧化層中的正電荷較大或襯底濃度太小都可形成耗盡型nmos 。實(shí)際上，用以上方程求出的“本征”閾值，在電路設(shè)計(jì)過(guò)程中可能不適用，在實(shí)際設(shè)計(jì)過(guò)程中，常通過(guò)改變多晶與硅之間的接觸電勢(shì)即：在溝道中注入雜質(zhì)，或通過(guò)對(duì)多晶硅摻雜金屬的方法來(lái)調(diào)整閾值電壓。比如：若在p型襯底中摻雜三價(jià)離子形成一層薄的p區(qū)，為了實(shí)現(xiàn)耗盡，其柵電壓必須提高，從而提高了閾值電壓。NMOS器件的閾值電壓VTH(a)柵壓控制的MOSFET (b)耗盡區(qū)的形成(c)反型的開(kāi)始 (d)反型層的形成NMOS管VGSVT、VDS=0時(shí)的示意圖NMOS管VGSV

6、T、 0VDS VGS-VT示意圖溝道未夾斷條件飽和區(qū)的MOSFET（VDS VGSVT）NMOS溝道電勢(shì)示意圖(0VDS VGS-VT )邊界條件:V(x)|x=0=0, V(x)|x=L=VDS的閾值電壓1.閾值電壓：引起溝道區(qū)產(chǎn)生強(qiáng)表面反型的最小柵電壓。2.溝道未夾斷條件：自對(duì)準(zhǔn)硅柵工藝 1970年，出現(xiàn)了采用自對(duì)準(zhǔn)技術(shù)的硅柵工藝，采用多晶硅作為柵極材料。 在硅柵工藝中，S、D、G是一次光刻形成的，即先光刻出柵極，再以多晶硅為掩蔽膜，進(jìn)行S、D區(qū)摻雜。多晶硅本是絕緣體，經(jīng)過(guò)摻雜，內(nèi)部載流子增多，變成導(dǎo)體，用作柵極材料和柵極引線。多晶硅柵NMOS工藝流程 （1）襯底制備典型厚度， =751

7、25mm(3” 5”) NA=10151016cm-3 =252cm （2）預(yù)氧在硅片表面生長(zhǎng)一層厚SiO2，以保護(hù)表面，阻擋摻雜物進(jìn)入襯底。 （3）涂光刻膠涂膠，甩膠，（幾千轉(zhuǎn)/分鐘），烘干（100）固膠。 （4）通過(guò)掩模版MASK對(duì)光刻膠曝光 （5）刻有源區(qū)。掩模版掩蔽區(qū)域下未被曝光的光刻膠被顯影液洗掉；再將下面的SiO2用HF刻蝕掉，露出硅片表面。 （6）淀積多晶硅除凈曝光區(qū)殘留的光刻膠（丙酮），在整個(gè)硅片上生長(zhǎng)一層高質(zhì)量的SiO2（約1000），即柵氧，然后再淀積多晶硅（12m）。 （7）刻多晶硅，自對(duì)準(zhǔn)擴(kuò)散用多晶硅版刻出多晶硅圖形，再用有源區(qū)版刻掉有源區(qū)上的氧化層，高溫下以n型雜質(zhì)對(duì)

8、有源區(qū)進(jìn)行擴(kuò)散（1000左右）。此時(shí)耐高溫的多晶硅和下面的氧化層起掩蔽作用自對(duì)準(zhǔn)工藝 （8）刻接觸孔在硅片上再生長(zhǎng)一層SiO2，用接觸孔版刻出接觸孔。 （9）反刻Al除去其余的光刻膠，在整個(gè)硅片上蒸發(fā)或淀積一層Al（約1m厚），用反刻Al的掩模版反刻、腐蝕出需要的Al連接圖形。 （10）刻鈍化孔生長(zhǎng)一層鈍化層（如PSG），對(duì)器件/電路進(jìn)行平坦化和保護(hù)。通過(guò)鈍化版刻出鈍化孔（壓焊孔）。 圖5-6 硅柵NMOS工藝流程示意圖 3. I/V特性Qd：溝道電荷密度Cox：?jiǎn)挝幻娣e柵電容溝道單位長(zhǎng)度電荷(C/m)WCox：MOSFET單位長(zhǎng)度的總電容Qd(x)：沿溝道點(diǎn)x處的電荷密度V(x)：溝道x點(diǎn)處

9、的電勢(shì)I/V特性的推導(dǎo)（1）電荷移動(dòng)速度(m/s)V(x)|x=0=0, V(x)|x=L=VDSI/V特性的推導(dǎo)（2）對(duì)于半導(dǎo)體：且三極管區(qū)的MOSFET（0 VDS VGSVT）等效為一個(gè)壓控電阻I/V特性的推導(dǎo)（3）三極管區(qū)(線性區(qū))每條曲線在VDSVGSVTH時(shí)取最大值，且大小為：VDSVGSVTH時(shí)溝道剛好被夾斷飽和區(qū)的MOSFET（VDS VGSVT）當(dāng)V(x)接近VGS-VT，Qd(x)接近于0，即反型層將在XL處終止，溝道被夾斷。mos管的I/V特性：忽略二階效應(yīng)，mos管的I/V特性的經(jīng)典描述VGSVth：mos管的“過(guò)驅(qū)動(dòng)電壓”L：溝道的有效長(zhǎng)度W/L稱為寬長(zhǎng)比，稱為nmo

10、s管的導(dǎo)電因子ID的值取決于工藝參數(shù)：nCox、器件尺寸W和L、VDS及VGS。 NMOS管的電流公式截止區(qū)，VgsVTHVDSVTHVDS Vgs - VTHmos管的I/V特性截止區(qū)：VGSVth，ID0； 線性區(qū)：VDSVGSVth，漏極電流即為深三極管區(qū)：VDSVTN；VdVg-VTHNPMOS飽和條件: Vgs1是一非理想的因子；ID0為特征電流：m為工藝因子，因此ID0與工藝有關(guān)；而VT稱為熱電壓：亞閾值工作特點(diǎn)：在亞閾值區(qū)的漏極電流與柵源電壓之間呈指數(shù)關(guān)系，這與雙極型晶體管相似。 亞閾值區(qū)的跨導(dǎo)為： 由于1，所以gm1,是一個(gè)非理想因子)MOS管亞閾值導(dǎo)電特性的Pspice仿真結(jié)

11、果VgSlogID仿真條件：VTW/L100/2MOS管亞閾值電流ID一般為幾十幾百nA, 常用于低功耗放大器、帶隙基準(zhǔn)設(shè)計(jì)。4.二級(jí)效應(yīng)(小結(jié))1.什么是”體效應(yīng)“或者“背柵效應(yīng)”？2.什么是溝道長(zhǎng)度調(diào)制？3.亞閾值導(dǎo)電性？器件模型MOS器件版圖MOS器件電容當(dāng)VGS0時(shí)，柵極上的正電荷排斥了Si中的空穴，在柵極下面的Si表面上，形成了一個(gè)耗盡區(qū),然后形成N型導(dǎo)電溝道。 N型導(dǎo)電溝道、耗盡區(qū)和P型襯底之間形成耗盡層電容C2。交疊電容柵極的側(cè)面的交疊電容C3 C3=CoxWDWeff =Cgb0Weff柵-襯底間的總電容CGB柵源交疊電容CGS柵漏交疊電容CGD CGS = Cgs0 Weff

12、CGD = Cgd0 Weff, Cgs0/ Cgd0為單位面積的交疊電容結(jié)電容（源漏區(qū)與襯底間PN結(jié)勢(shì)壘電容）：CSB、CDB底層電容Cj（單位面積的電容）側(cè)壁電容Cjsw（單位長(zhǎng)度的電容）Cj0：PN結(jié)零偏時(shí)單位底面積結(jié)電容；VR:通過(guò)PN結(jié)的反偏電壓B：漏源區(qū)與襯底間PN結(jié)接觸勢(shì)壘差；m：底面電容的梯度因子，介于與之間CjCjsw柵源、柵漏電容隨VGS的變化曲線C3=C4=COVW Cov：每單位寬度的交疊電容MOS管關(guān)斷時(shí): CGD=CGS=CovW, CGB=C1/C2C1=WLCoxMOS管深線性區(qū)時(shí): CGD=CGS=C1/2+CovW, CGB=0, C2被溝道屏蔽MOS管飽和時(shí): CGS= 2C1/3+CovW ,藹CGD=CovW, CGB=0, C2被溝道屏蔽注意：在不同區(qū)域之間的轉(zhuǎn)變不能由方程直接提供，只是根據(jù)趨勢(shì)延伸而得 。當(dāng)工作在三極管區(qū)與飽和區(qū)時(shí)，柵與襯底間的電容常被忽略，這是由于反