數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)題

1、復(fù)習(xí)題一、填空題1. (48) =() =() =()8421BCD =()1016余三碼2. 2015 個1 異或的結(jié)果為3. 三態(tài)門的輸出是1 態(tài)、。和。4. 一個8線-3線編碼器，當(dāng)輸入YYYYYYYY 00100000時，輸出代碼是。7 6 5 4 3 2 1 05. B端6. 邏輯函數(shù)式Y(jié) ABCD)，其反函數(shù)Y7. 555 定時器可以組成8. 用5 級觸發(fā)器組成20 進(jìn)制計數(shù)器，其無效狀態(tài)個數(shù)為9. 1010100 計數(shù)器的狀態(tài)值為10. 如(110011) 為有符號數(shù)，則其反碼為。、。，補(bǔ)碼為) =( ) =(211 1A =() =()8424BCD1681012 個201 同

2、或的結(jié)果為。13. 三態(tài)門的輸出可以并聯(lián)使用，實現(xiàn)功能14.一個8線-3最優(yōu)先，當(dāng)YYYYYYYY=01101110570123467時，輸出代碼是。15.四個邏輯變量共有個邏輯相鄰項16 5 個觸發(fā)器構(gòu)成環(huán)形計數(shù)器，共有17 4個邏輯變量；一共構(gòu)成 個最小項。18.用5 級觸發(fā)器組成扭環(huán)形計數(shù)器，其無效狀態(tài)個數(shù)為19. 一個四位二進(jìn)制加法計數(shù)器，其狀態(tài)初始值為1010，經(jīng)過100 個時鐘周期以后，該計數(shù)器的狀態(tài)值為個有效狀態(tài)。個。20. 如(1100100) 為有符號數(shù)，則其反碼為，補(bǔ)碼為。2二、判斷題123.時序邏輯電路的特點是：電路任一時刻的輸出狀態(tài)與同一時刻的輸入信號有關(guān)，與原有狀態(tài)沒

3、有任何的聯(lián)系5.同步時序電路具有統(tǒng)一的時鐘CLK6.7.D觸發(fā)器的特性方程為，與Q第1 頁共16 頁8.9.16 位輸入的二進(jìn)制編碼器，其輸出端有 4 10. 三、分析設(shè)計題1.用公式法化簡式子Y DEBCBDCD(BC) BCDABDE2.利用 3 線-8線譯碼器 74HC138 和門電路產(chǎn)生如下函數(shù)。Y ACBC1Y ABC ABCBC23.假設(shè)主從 SR 觸發(fā)器的CLKSR 的電壓波形如圖中所示，試畫出輸出信號的波形，假定觸發(fā)器的初始狀態(tài)為 。動。5.分析右以下圖所示計數(shù)器電路，說明這是多少進(jìn)制的計數(shù)器；兩片之間是多少進(jìn)制；利用此方法實現(xiàn) 75 74160的功能表如下所示見左以下圖所示。

4、第 2 頁 共 16 頁、分析與設(shè)計 圖1 3 有221 和 2圖2第 3 頁 共 16 頁圖44D6個Y81 表1RLXDD0XXXXX10XX0X1111） 5） 圖 5 第 4 頁 共 16 頁圖1 1圖 2、分析如圖11所示電路的邏輯功能，分別出方程，3)寫出電路狀態(tài)轉(zhuǎn)換表，4)說明電路功能3、74LS161為四位同步二進(jìn)制計數(shù)器，其功能如下表1 所示表 1RLCPXEPET工作狀態(tài)DD0XXXX10XC=01111計數(shù)（3） 分析以下圖12 A=1和A=0 時,它是分別幾進(jìn)制計數(shù)器？簡述理由（4） 如要改為A=1時構(gòu)成5 進(jìn)制，A=0時構(gòu)成9 進(jìn)制計數(shù)器，如何改動電路，畫出電路圖。圖

5、124.(10分如圖13.用八選一數(shù)據(jù)選擇器74LS151S 實現(xiàn)邏輯函數(shù)。Y=ACD+ABCD+BC圖135. 如圖14 .畫出Q端的波形圖。設(shè)初始狀態(tài)Q為0 。第5 頁共16 頁圖14一、填空題1. (36) =() =(161022 數(shù)字電路分成兩大類，一類是3 當(dāng)邏輯函數(shù)有n個變量時，共有 個變量取值組合。4 1A =( )8421BCD5邏輯函數(shù)式，C，= ，它的最簡與或式等于，另一類是16m6. N個觸發(fā)器組成的計數(shù)器最多可以組成進(jìn)制的計數(shù)器。7 A+A=8. .A+1=二選擇題1、測得某門電路輸入A、B和輸出Y的波形如以下圖所示，則Y的表達(dá)式是( )。A、Y ABB、Y ABC、

6、Y A BD、YAB2、2k8位的RAM需要的地址線數(shù) A、10條 B、 11條 C、12條 D、13條3、隨機(jī)存儲器具有( )。A、只有寫功能C、無讀寫功能B、只有讀功能D、既有讀功能，又有寫功能第6 頁共16 頁4、如下圖電路的功能/名稱是 VccR841762v35o555R21CA、施密特觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器C、觸發(fā)器 D、多諧振蕩器5、一個4 位二進(jìn)制加法計數(shù)器，由0000 狀態(tài)開始，經(jīng)過100個輸入脈沖后，此計數(shù)器的狀態(tài)為( )A 0100B、0011C、0001D、01116、與圖1所示波形相對應(yīng)的真值表是( )。三1寫出如圖2所示電路Y的邏輯表達(dá)式。圖22.已知邏輯函數(shù)Y

7、的波形如圖3 所示，試求Y 的真值表和邏輯函數(shù)式。第7 頁共16 頁圖 33分析圖 4 時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，分析邏輯功能.圖44 74LS138和與非門實現(xiàn)一個全加器。已知 74LS138圖形符號如圖 5 所示。圖 55、分析圖6 的功能表見表 1。CLKDDDDDDDDEPC123C01230EP174160(1)LD74160(2)LDETETRRCLKCLKQQ QQDQQ QQD01230123Y&圖6表1EPXX0ETXX1工作狀態(tài)置 0XX11X0保持但C=0計數(shù)1111第 8 頁 共 16 頁1、與(10000111)

8、 等值的二進(jìn)制數(shù)是8421BCD。2、以下圖所示電路中，假設(shè)輸入時鐘脈沖 CP 的頻率為 40kHz ，則輸出 Z 的頻。率為3、函數(shù) F AB的反函數(shù) _，對偶式F=_ 。F4 1+A=5、RAM存儲器由6、(1A) =(7 對100 個信號采用二進(jìn)制編碼至少需要 位、存儲矩陣和組成。10168 J K觸發(fā)器具有二單項選擇題四種功能1、以下電路中，不屬于時序邏輯電路的是( )。A、移位寄存器 B、環(huán)形計數(shù)器 C、一位全加器 D、十進(jìn)制計數(shù)器555V CC壓為V，則其正向閾值電壓與負(fù)向閾值電壓為( )。CO1221A、 V = V ，V = V3B、V = V ，V = V333T+CCT-C

9、CT+CCT-CC11C、V =V ，V = V3D、V =V ，V = V2T+CCT-CCT+COT-CO3、測得某門電路輸入A、B和輸出Y的波形如以下圖所示，則Y的表達(dá)式是( )。A、Y ABB、Y ABC、Y A BD、YAB4、2k8位的RAM需要的地址線數(shù) A、10條 B、 11條 C、12條 D、13條5、隨機(jī)存儲器具有( )。A、只有寫功能B、只有讀功能第9 頁共16 頁C、無讀寫功能D、既有讀功能，又有寫功能6、如下圖電路的功能/名稱是 VccRR841762v35o21CA、施密特觸發(fā)器 B、單穩(wěn)態(tài)觸發(fā)器C、觸發(fā)器 D、多諧振蕩器7、一個4 位二進(jìn)制加法計數(shù)器，由0000

10、狀態(tài)開始，經(jīng)過100個輸入脈沖后，此計數(shù)器的狀態(tài)為( )A 0100B、0011C、0001D、01118、與圖1所示波形相對應(yīng)的真值表是( )。圖1第10 頁共16 頁9、一個4 位二進(jìn)制加法計數(shù)器，由0001狀態(tài)開始，經(jīng)過40 個輸入脈沖后，此計數(shù)器的狀態(tài)為 。、0111、0101 C、1000、100108三分析設(shè)計題71、試用8 選1 數(shù)據(jù)選擇器設(shè)計一個三人表決電路。當(dāng)表決某提案時，多數(shù)人同意，提案通過；否則，提案被否決。2、CT74LS161實現(xiàn)10進(jìn)制計數(shù)器初始值為0000，要求畫出接線圖。CT74LS161邏輯符號如下圖。 方法不限0Q Q Q123工作狀態(tài)置0TPCTTCTPC

11、PX 1 1 0 1X 1 1 X 0 保持但C=00131 1 1 1 計數(shù)CR LD3 時序電路如以下圖 所示( 設(shè)初始狀態(tài)Q Q =00) 。nn101寫出電路的驅(qū)動方程和狀態(tài)方程；2)說明電路是幾進(jìn)制計數(shù)器。4、 以下函數(shù)要求：1用八選一選擇器實現(xiàn)函數(shù)Y23用卡諾圖化簡為最簡與或式.第11 頁共16 頁圖 5復(fù)習(xí)題二一、填空題1 8421BCD162、十進(jìn)制加法計數(shù)器現(xiàn)時的內(nèi)容為 Q Q Q Q =0110，經(jīng)過 133 個時鐘脈沖作用后，其內(nèi)容3210為。3. . 一個 D/A 轉(zhuǎn)換器，滿刻度電壓為 20V，需要在其輸出端分辨出 0.5mV 的電壓，則至少需要 位二進(jìn)制數(shù).4 補(bǔ)碼是

12、101101 對應(yīng)的十進(jìn)制數(shù)是.補(bǔ)5、要構(gòu)成容量為 2K8 的 RAM，需要片容量為 2564 的 RAM。二、分析與設(shè)計題1設(shè)計 3 變量的多數(shù)表決電路，當(dāng)輸入變量 有 2 個或 2 個以上為 1 時輸出為 1，輸入為其它狀態(tài)時輸出為 0。要求：3用 3-8 譯碼器或者 74LS153 實現(xiàn)該邏輯電路：芯片 74LS138、74LS153 如以下圖 2 所示圖22.、圖 3 所示是用維持阻塞結(jié)構(gòu) D 觸發(fā)器組成的脈沖分頻電路。試畫出在 6 個 CP 脈沖自己畫脈沖作用下輸出端 Q Q .及 Y對應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)Q=01.20圖33.、1表1XLRDD0X10XXXX0X111

13、1（1） 試根據(jù)上表詳細(xì)說明 74LS161的功能（2） 分析以下圖 4 所示電路，說明它是多少幾進(jìn)制計數(shù)器？簡述理由如要改為二十五進(jìn)制計數(shù)器，如何改動電路，畫出電路圖。（）圖 44.圖 5 所示，用 555 定時器構(gòu)成的電路：1.簡述電路工作原理2試求：計算輸出正脈沖的寬度、振蕩周期和頻率和占空比。3畫出v 和v VD C0v01+vC圖55.5所示電路的功能，寫出驅(qū)動方程；狀態(tài)方程，輸出方程；寫出狀態(tài)表；畫出狀態(tài)轉(zhuǎn)換圖；說明電路的邏輯功能，并判斷能否自啟動？圖56.A,B,C,D是一個8421BCD X符合X小于3 或X大于6 時，則輸出為1，否則為0，試用“與非門”實現(xiàn)其邏輯功能。三 選

14、擇題、計數(shù)器、觸發(fā)器C、隨機(jī)存儲器、全加器2、將正弦波轉(zhuǎn)換為同頻率的矩形波應(yīng)采用、多諧振蕩器 B、 單穩(wěn)態(tài)觸發(fā)器 C、 施密特觸發(fā)器3.一個四位二進(jìn)制減法計數(shù)器的初始值為1001，經(jīng)過100 個時鐘脈沖作用后其值為、1100 、0100 C、1100 D、0101.、計數(shù)器、 n、2nC、 2n-1、nA、只有讀功能B、只有寫功能C、既有讀功能又有寫功能、無讀寫功能 8 B、4 C、 67 反碼1011101 對應(yīng)的十進(jìn)制數(shù)是反A、-29B、 -34C、 -18D、 228、與十進(jìn)制數(shù)19 等值的余3BCD碼是10A(00101100)B 余3BCD9、存儲容量為8K8 位的ROM 存儲器，其

15、地址線為 條。A、8 、12 C、13 D、14C 余3BCDD余3BCDV ,V ,V3BCD余10.由555 VCC=12V 且外接控制電壓Vcon=6V時，的值分別為A、12V，8V，4VB、6V，3V，3VC、6V，4V，2VD、8V，4V，4V11、一個八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當(dāng)輸入代碼為10010001時，輸出電壓為 V。2A、1.28 B、1.54C、1.45D、1.5612、在四變量卡諾圖中，邏輯上不相鄰的一組最小項為： A、m 1與m3 B、m 4與m6 C、m 5 與m13 D、m 2 與m813、L=AB+C 的對偶式為： A 、 A+BC ； B A

16、+B C ； C 、 A+B+C ； D 、 ABC ；14.在任何情況下，或非運(yùn)算的結(jié)果是邏輯0 的門電路是A 全部輸入為0； B.全部輸入為1； C 任一輸入為0，其他輸入為1； D.任一輸入為 115 邏輯函數(shù).F=AB+BC+CA 中最小項的個數(shù)有A 3 B .4 C. 5 D 616.一個16 選1 的數(shù)據(jù)選擇器，其地址端有A 1 B.2 C. 4 D. 1617.JK 觸發(fā)器，設(shè)原狀態(tài)Q=0，要求時鐘脈沖作用后，次態(tài)Q=1,則J K 為*A J=1,K=118.五個D觸發(fā)器構(gòu)成的環(huán)形計數(shù)器，其計數(shù)為長度(A 5 B.10 C. 25 D. 3219.八個D觸發(fā)器構(gòu)成的扭環(huán)形計數(shù)器，

17、其計數(shù)長度為A. 8 B.16 C.64 D. 256B.J=1 K=0C. J=1 K= D.J=0 K=1)20 一位8421BCD碼計數(shù)器至少需要個觸發(fā)器A.3 B.4 C.5 D.1021. 僅當(dāng)全部輸入均為0 時，輸出才為0，否則輸出為1，這種邏輯關(guān)系A(chǔ). 與 B. 或 C .非 D異或22. 僅當(dāng)全部輸入均為1 時，輸出才為1，否則輸出為0，這種邏輯關(guān)系A(chǔ). 與 B. 或 C .非 D異或23.假設(shè)，則必定AC=(1) 0 2). 1 3). A24.假設(shè)，則必定AC=(1) 0 2). 1 3). A25. 當(dāng)三變量ABC取值為101 時，以下三變量函數(shù)的最小項中，僅有A. m1 B 3 C. m5 D.