2022《基于FPGA的電梯控制器設(shè)計(jì)報(bào)告13000字》

基于FPGA的電梯控制器設(shè)計(jì)報(bào)告目錄TOC\o"1-5"\h\z\o"CurrentDocument"第一章緒論 1\o"CurrentDocument"課題背景及研究意義 1\o"CurrentDocument"國(guó)內(nèi)外研究現(xiàn)狀分析 2\o"CurrentDocument"本文內(nèi)容和章節(jié)安排 3\o"CurrentDocument"第二章基于FPGA電梯控制器的總體方法設(shè)計(jì) 5\o"CurrentDocument"QUARTUSI!軟件 5QuartusII軟件概述 5QuartusI!軟件的應(yīng)用介紹 5\o"CurrentDocument"VHDL語(yǔ)言 8VHDL語(yǔ)言概述 8VHDL語(yǔ)言的應(yīng)用介紹 8\o"CurrentDocument"EDA技術(shù) 9EDA技術(shù)概述 9EDA技術(shù)的應(yīng)用介紹 10\o"CurrentDocument"FPGA概述 10\o"CurrentDocument"本章小結(jié) 13\o"CurrentDocument"第三章基于FPGA電梯控制器的硬件電路設(shè)計(jì) 14\o"CurrentDocument"電梯控制器的總體結(jié)構(gòu) 14\o"CurrentDocument"基于FPGA電梯控制器硬件組成 14系統(tǒng)電源部分 14電梯的報(bào)警電路 15數(shù)碼管顯示電路 16按鍵控制電路 16復(fù)位電路 17\o"CurrentDocument"本章小結(jié) 18\o"CurrentDocument"第四章基于FPGA電梯控制器的軟件設(shè)計(jì) 19\o"CurrentDocument"軟件總設(shè)計(jì) 19電梯運(yùn)行流程 19、電梯內(nèi)外請(qǐng)求最優(yōu)響應(yīng) 20\o"CurrentDocument"各模塊程序設(shè)計(jì) 22按鍵模塊 22控制模塊 22數(shù)碼管模塊 23報(bào)警模塊 24\o"CurrentDocument"基于FPGA電梯控制器的頂層原理圖 25\o"CurrentDocument"本章小結(jié) 25\o"CurrentDocument"第五章 基于FPGA電梯控制器的實(shí)驗(yàn)結(jié)果演示 25\o"CurrentDocument"實(shí)物及鍵位功能介紹 25\o"CurrentDocument"基于FPGA電梯控制器實(shí)驗(yàn)結(jié)果功能演示 28電梯開(kāi)關(guān)門控制功能的實(shí)驗(yàn)結(jié)果演示 28電梯運(yùn)行控制,樓層顯示功能的實(shí)驗(yàn)結(jié)果演示 29電梯內(nèi)外請(qǐng)求最優(yōu)響應(yīng)功能的實(shí)驗(yàn)結(jié)果演示 31電梯超限預(yù)警功能的實(shí)驗(yàn)結(jié)果演示 35\o"CurrentDocument"本章小結(jié) 39\o"CurrentDocument"第六章總結(jié)與展望 40\o"CurrentDocument"總結(jié) 40\o"CurrentDocument"展望 40\o"CurrentDocument"參考文獻(xiàn) 41致謝 42第一章緒論課題背景及研究意義如今隨著社會(huì)經(jīng)濟(jì)的快速發(fā)展,無(wú)論是商業(yè)建筑還是住宅建筑都有著越來(lái)越高的樓層,尤其是在大城市,各個(gè)地方都開(kāi)始了對(duì)舊住宅區(qū)的改造,在很大程度上節(jié)約了占地面積，充分利用了空間。但隨之而來(lái)的是高樓的不安全性以及不方便的特點(diǎn),急需要令人安心的運(yùn)輸工具來(lái)便捷地在樓層之間傳送。隨著新建筑樓層的增高,智能電梯將更受歡迎，基于這樣的背景,本文將對(duì)智能控制電梯進(jìn)行相應(yīng)的分析和探討。目前研究表明，電子系統(tǒng)正朝著集成化、大規(guī)?；?、高速化的方向發(fā)展，集成電路的規(guī)模越大，復(fù)雜性也就越高，傳統(tǒng)的門級(jí)描述方法過(guò)于瑣細(xì)，難以理解和掌握;而傳統(tǒng)的電梯控制器已使用了十幾年,如單片設(shè)計(jì)的控制裝置，大部分的功能雖然可以通過(guò)單片機(jī)來(lái)實(shí)現(xiàn),在穩(wěn)定性、成本、及使用習(xí)慣方面也具有ー定的優(yōu)勢(shì);但基于單片機(jī)的裝置很難設(shè)計(jì)和開(kāi)發(fā),因此電梯控制器的安全性和先進(jìn)性受到普遍關(guān)注。設(shè)備的穩(wěn)定性要求都與用戶的切身利益有關(guān);因此,設(shè)計(jì)合規(guī)性一般要求和確定的產(chǎn)品具有重要意義。由美國(guó)國(guó)防部在20世紀(jì)80年代提出的VHDL,超高速集成電路硬件描述語(yǔ)言,這是ー個(gè)標(biāo)準(zhǔn)電路的文字,讓人們可以清楚地理解文字電路，也可以作為ー個(gè)模型仿真語(yǔ)言,VHDL語(yǔ)言是一種全面的硬件描述語(yǔ)言的設(shè)計(jì)不僅擁有多個(gè)等級(jí),和支撐結(jié)構(gòu)，ー個(gè)三描述形式的流動(dòng)和混合,也可以作為ー個(gè)系統(tǒng)運(yùn)行仿真模型和設(shè)計(jì)工具的電路，使用軟件工具在連接圖科學(xué)基本邏輯元件的文體表達(dá)自動(dòng)轉(zhuǎn)換為VHDL源代碼VHDL語(yǔ)言描述和電路具有很強(qiáng)的建模能力,可以簡(jiǎn)化不同層次的硬件設(shè)計(jì)任務(wù)，描述的可靠性和高效建模。本文采用EDA技術(shù)現(xiàn)代數(shù)字系統(tǒng)中的“自上而下”的設(shè)計(jì)方法，從系統(tǒng)設(shè)計(jì)開(kāi)始,間隙的設(shè)計(jì),仿真,以及糾錯(cuò)塊層,以及一個(gè)高層次的硬件描述語(yǔ)言的頂層功能框圖來(lái)描述系統(tǒng)的行為；驗(yàn)證功能層和集成優(yōu)化工具,以生成與物理實(shí)現(xiàn)相對(duì)應(yīng)的邏輯電路的特定邏輯門級(jí)網(wǎng)表,可以是印刷電路板或ASICo硬件描述語(yǔ)言在設(shè)計(jì)電路和系統(tǒng)中的使用是當(dāng)前EDA技術(shù)的重要組成部分。因此針對(duì)現(xiàn)有電梯控制器通用性差的缺陷,本次實(shí)驗(yàn)利用VHDL語(yǔ)言設(shè)計(jì),整個(gè)實(shí)驗(yàn)采用自頂向下(EDA)的電路設(shè)計(jì)方法,設(shè)計(jì)基于FPGA的電梯控制器,該計(jì)費(fèi)系統(tǒng)具有不需改變硬件電路而重構(gòu)系統(tǒng)的功能,秩序采用相同的電路結(jié)構(gòu)。尤其適合當(dāng)前實(shí)驗(yàn)設(shè)計(jì)的需要,設(shè)計(jì)者可以通過(guò)VHDL語(yǔ)言編寫代碼,然后利用模擬器驗(yàn)證其功能,完成邏輯綜合和邏輯優(yōu)化。最后,可以通過(guò)下載到相應(yīng)的可編程邏輯器件(FPGA)來(lái)實(shí)現(xiàn)設(shè)計(jì)。只要在VHDL程序中根據(jù)需要設(shè)置參數(shù)就可以滿足不同區(qū)域的不同需求,可應(yīng)用于實(shí)際電梯控制系統(tǒng)中。本部分將繼續(xù)通過(guò)了解技術(shù)發(fā)展?fàn)顩r和項(xiàng)目自身需求，以及開(kāi)發(fā)FPGA嵌入式應(yīng)用開(kāi)發(fā)技術(shù)和客觀實(shí)際性,來(lái)指出研究基于FPGA芯片設(shè)計(jì)出電梯控制系統(tǒng)的必要性。國(guó)內(nèi)外研究現(xiàn)狀分析在單梯控制系統(tǒng)方面,目前國(guó)外發(fā)達(dá)國(guó)家的電梯正在推廣32位微機(jī)控制系統(tǒng)。他們都采用閉環(huán)反饋單微處理機(jī)控制系統(tǒng)或多微處理機(jī)協(xié)調(diào)控制系統(tǒng)。20世紀(jì)20年代,布萊克、奈奎斯特和博德在貝爾實(shí)驗(yàn)室的一系列工作中奠定了經(jīng)典反饋控制理論基礎(chǔ)。在電梯傳動(dòng)系統(tǒng)方面,采用交流變壓變頻(VVVF)調(diào)速技術(shù),實(shí)現(xiàn)電梯從超低速到高速無(wú)級(jí)調(diào)速的高精度運(yùn)行,具有節(jié)能、對(duì)電網(wǎng)污染小、乘坐舒適感佳等優(yōu)點(diǎn)。1971年前,電梯群控系統(tǒng)的最初使用的是繼電器順序控制,也稱自動(dòng)模式選擇系統(tǒng),這是電梯群控的第一個(gè)階段。2000年以后,對(duì)各種智能控制系統(tǒng)進(jìn)行改進(jìn)完善及智能方法的有效技術(shù)融合成為研究熱點(diǎn)和應(yīng)用趨勢(shì)。如德國(guó)Kollmorgen研發(fā)的MPK400系列產(chǎn)品,對(duì)整個(gè)電梯控制系統(tǒng)進(jìn)行了較為徹底的模塊劃分,其中包括操作控制模塊、監(jiān)控模塊、群控調(diào)度模塊、遠(yuǎn)程操作模塊，并配備文字型人機(jī)交互界面,具有良好的實(shí)時(shí)監(jiān)測(cè)與故障診斷功能。對(duì)電梯系統(tǒng)方面的研究，國(guó)內(nèi)的電梯企業(yè)起步較晚,相對(duì)的投入也較少，大多數(shù)直接引進(jìn)的國(guó)外的成型技術(shù)。2007年5月,基于多傳感器的電梯智能群控系統(tǒng)面世,該系統(tǒng)通過(guò)在每ー層大廳中安裝一個(gè)圖像傳感器來(lái)精確的測(cè)算等候電梯的人數(shù),在轎箱下安裝稱重傳感器來(lái)測(cè)算轎箱里的人數(shù)來(lái)合理分配電梯,進(jìn)而提高電梯的運(yùn)行效率。朱德文在現(xiàn)代電梯群控系統(tǒng)和人工智能技術(shù)中提出,如速度控制的運(yùn)行方式和理想運(yùn)行曲線基本上和國(guó)外的差不多。西子奧的斯和天津奧的斯,上海三菱和廣州日立是用相對(duì)位置原則進(jìn)行速度控制的;浙江巨人、北京京城中奧和上海新時(shí)達(dá)則是按時(shí)間原則進(jìn)行速度控制的?？紤]到經(jīng)濟(jì)性,現(xiàn)有國(guó)內(nèi)的電梯控制系統(tǒng),通常采用微機(jī)或PLC（可編程邏輯控制器）對(duì)變頻器進(jìn)行多段速控制。在2004年,李中華等以滿足乘客心理和生理方面需求為控制目標(biāo),將模糊控制應(yīng)用于電梯群控以減小乘客的最大沖擊次數(shù)和最長(zhǎng)侯梯時(shí)間。2007年5月,基于多傳感器的電梯智能群控系統(tǒng)面世，該系統(tǒng)通過(guò)在每ー層大廳中安裝ー個(gè)圖像傳感器來(lái)精確的測(cè)算等候電梯的人數(shù)，在轎箱下安裝稱重傳感器來(lái)測(cè)算轎箱里的人數(shù)來(lái)合理分配電梯，進(jìn)而提高電梯的運(yùn)行效率。本文內(nèi)容和章節(jié)安排本設(shè)計(jì)利用FPGA器件作為主控制芯片,采用模塊化設(shè)計(jì)方法,通過(guò)硬件描述語(yǔ)言VHDL對(duì)電梯控制器各功能模塊進(jìn)行編程。實(shí)現(xiàn)了五層電梯控制器設(shè)計(jì)。經(jīng)軟件仿真和硬件實(shí)現(xiàn),表明該方案能滿足設(shè)計(jì)要求,并能擴(kuò)展到多層電梯。主要完成以下功能:（1）電梯開(kāi)關(guān)門控制;（2）電梯運(yùn)行控制,樓層顯示;（3）電梯內(nèi)外請(qǐng)求最優(yōu)響應(yīng)；（4）超限報(bào)警。為完成本次實(shí)驗(yàn)設(shè)計(jì),需先將相關(guān)資料仔細(xì)審査并確定大致設(shè)計(jì)思路,制定ー個(gè)整體目標(biāo)；在查閱文獻(xiàn)、資料后,根據(jù)本次實(shí)驗(yàn)設(shè)計(jì)做個(gè)需求分析,結(jié)合整體大綱進(jìn)行具體深入的學(xué)習(xí)；然后化整為零,將系統(tǒng)整體劃分成詳細(xì)的不同模塊,并梳理這些模塊之間的聯(lián)系，然后對(duì)如何設(shè)計(jì)、如何實(shí)現(xiàn)每個(gè)功能進(jìn)行構(gòu)思；在程序設(shè)計(jì)時(shí)需要先做個(gè)大致的流程圖，流程圖有利于思路的清晰，實(shí)驗(yàn)完成的有效。本文分為以下幾個(gè)結(jié)構(gòu):第一章緒論,主要對(duì)課題的背景及其研究意義進(jìn)行分析，并就國(guó)內(nèi)外研究現(xiàn)狀進(jìn)行了探討,理清了論文的主線。第二章為開(kāi)發(fā)環(huán)境及相關(guān)技術(shù)概括,簡(jiǎn)介了關(guān)于本次實(shí)驗(yàn)用到的軟件及設(shè)計(jì)方法,從“QUARTUSH軟件”、“VHDL語(yǔ)言”、“EDA技術(shù)”這幾方面介紹采用此技術(shù)來(lái)實(shí)現(xiàn)電梯控制系統(tǒng)的實(shí)用性與必要性。第三章為電梯控制系統(tǒng)的設(shè)計(jì),把實(shí)驗(yàn)總體分為四個(gè)部分,“設(shè)計(jì)原理”“設(shè)計(jì)內(nèi)容’‘、“設(shè)計(jì)框圖”、“設(shè)計(jì)模塊”,簡(jiǎn)單介紹了電梯控制系統(tǒng)的原理和結(jié)構(gòu)組成,通過(guò)圖文并茂的形式直接反應(yīng)出本次實(shí)驗(yàn)的設(shè)計(jì)流程及實(shí)現(xiàn)方法,對(duì)接下來(lái)的實(shí)驗(yàn)過(guò)程有一個(gè)簡(jiǎn)單的介紹。把整個(gè)系統(tǒng)分為幾個(gè)模塊,電梯開(kāi)關(guān)門控制;電梯運(yùn)行控制,樓層顯示;電梯內(nèi)外請(qǐng)求最優(yōu)響應(yīng);超限報(bào)警,先對(duì)每ー個(gè)模塊闡述我的設(shè)計(jì)想法。第四章為電梯控制系統(tǒng)的硬件電路設(shè)計(jì),將各個(gè)模塊的器件圖按設(shè)計(jì)要求所連接,生成綜合設(shè)計(jì)圖進(jìn)行仿真，介紹程序仿真過(guò)程及仿真結(jié)果,并結(jié)合實(shí)際情況得出最后的實(shí)驗(yàn)結(jié)果。第五章為電梯控制器的實(shí)驗(yàn)結(jié)果演示,對(duì)FPGA電梯控制器的四個(gè)功能進(jìn)行實(shí)物演示。第二章基于FPGA電梯控制器的總體方法設(shè)計(jì)QuartusII軟件是21世紀(jì)初推出的FDGA/CPLD開(kāi)發(fā)環(huán)境,支持原理圖、VHDL等多種語(yǔ)言。設(shè)計(jì)輸入表單,嵌入式合成器和仿真器可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程;VHDL程序結(jié)構(gòu)的特點(diǎn)是工程設(shè)計(jì)分為內(nèi)部和外部?jī)蓚€(gè)部分,涉及設(shè)備的內(nèi)部功能,這涉及到算法的完成。當(dāng)完成內(nèi)部開(kāi)發(fā)時(shí)為設(shè)計(jì)設(shè)備定義外部接口時(shí),其他設(shè)計(jì)可以直接調(diào)用此設(shè)備。2.1QUARTUSI!軟件QuartusI!軟件概述1、內(nèi)嵌SignalTapII邏輯分析器、功率估計(jì)器等高級(jí)工具;2、支持多時(shí)鐘時(shí)序分析,基于LogicLock模塊的設(shè)計(jì)，易于引腳分配和時(shí)間限制;3、具有很強(qiáng)的HDL綜合能力;4、MaxplusIIGUI包含在內(nèi),并且很容易將MaxplusII項(xiàng)目轉(zhuǎn)移到QuartusII開(kāi)發(fā)環(huán)境。5、對(duì)于Fmax的設(shè)計(jì)有很好的效果;6、支持多種設(shè)備;7、支持多種操作系統(tǒng),如Windows,Linux和Solaris；8、支持與第三方工具,如集成,模擬等。QuartusII是ー款四代可編程邏輯軟件。該平臺(tái)支持工作組環(huán)境中的設(shè)計(jì)要求,包括對(duì)基于!nternet的協(xié)作的支持。Quartus平臺(tái)與Cadence,示例邏輯,MeTror圖形，SyoSyS和Sypple等EDA工具開(kāi)發(fā)工具兼容。改進(jìn)軟件中的LogicLock模塊構(gòu)建功能，增加FastFit編譯設(shè)置，促進(jìn)網(wǎng)絡(luò)編輯并提高調(diào)試功能。2.1.2QuartusI!軟件的應(yīng)用介紹QuartusII軟件基于開(kāi)發(fā)環(huán)境FDGA/CPLDo它支持VHDL,VeriloGHDL和AHDL等不同設(shè)計(jì)的輸入形式,以及完成從輸入設(shè)計(jì)到硬件配置的完整PLD電源。該軟件擁有自己的合成器和模擬器。QuartusII軟件也可以在不同的操作系統(tǒng)如XP,Linux和UNIX上使用。TCL腳本可以用于用戶圖形界面的設(shè)計(jì)。它具有快速輔助操作,保持界面風(fēng)格一致,功能綜合,易于學(xué)習(xí)和易于使用等特點(diǎn)。QuartusI!支持Altera的IP內(nèi)核,包括LPM庫(kù),允許用戶充分利用已經(jīng)記錄的模塊,這樣可以簡(jiǎn)化設(shè)計(jì)的復(fù)雜性并加快設(shè)計(jì)速度。QuartusII軟件集成了AlteraFDGA/CPLD開(kāi)發(fā)過(guò)程中涉及的所有工具和第三方軟件接口。通過(guò)這個(gè)開(kāi)發(fā)工具,設(shè)計(jì)師可以方便的創(chuàng)建,組織和管理他們自己的設(shè)計(jì)。QuartusII軟件開(kāi)發(fā)過(guò)程如圖2-1所示。圖2TQuartusI!軟件的開(kāi)發(fā)流QuartusI!軟件提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，可輕松滿足特定的設(shè)計(jì)要求，并且是SOPC設(shè)計(jì)的集成環(huán)境。此外,QuartusII軟件允許用戶在設(shè)計(jì)過(guò)程的每個(gè)階段使用其軟件圖形用戶界面,EDA工具界面或命令行。.設(shè)計(jì)輸入:輸入模式采用QuartusII軟件模塊,輸入模式,輸入模式和中央輸入EDA設(shè)計(jì)工具來(lái)表達(dá)用戶電路的概念,并通過(guò)任務(wù)編輯器設(shè)置初始設(shè)計(jì)約束。.合成:將所述HDL語(yǔ)言,示意性設(shè)計(jì),并且所述第二輸入邏輯鏈路（網(wǎng)

表）,ー個(gè)基本的邏輯單元（例如NAND,RAM,觸發(fā)等）,并根據(jù)所生成的邏輯優(yōu)化目標(biāo)和要求Link和輸出標(biāo)準(zhǔn)格式的網(wǎng)表文件,如.EDF或.VQM,用于路由設(shè)備的部署和布局。.布局:綜合布局分析結(jié)果,布局優(yōu)化,增量布局反向指示類似。.時(shí)序分析:允許用戶分析所有邏輯設(shè)計(jì)的時(shí)序性能,布局并幫助引導(dǎo)分析,以滿足設(shè)計(jì)的時(shí)間要求。.仿真：分為功能仿真和時(shí)序仿真。仿真功能是檢查電路的功能是否滿足結(jié)構(gòu)要求,包括仿真時(shí)序延遲信息，最好是反應(yīng)芯片的設(shè)計(jì)工作。.編程和配置：將器件,邏輯器件和布局引腳分配轉(zhuǎn)換為器件分配文件到芯片進(jìn)行測(cè)試。QuartusI!是Altera公司的FPGA設(shè)計(jì)軟件，與FPGA片內(nèi)的硬件相關(guān)的設(shè)計(jì)都在這個(gè)軟件工具中完成。啟動(dòng)軟件后,其默認(rèn)界面如圖2-2所示。由標(biāo)題欄、菜單欄、工具欄、資源管理窗、編輯狀態(tài)顯示窗、信息顯示窗和工程工作區(qū)等組成部分。心Hwl.OMjpngJ心Hwl.OMjpngJビ1雙"??ビ。?T?ゝSRshス ルメ。ス3tmlt卜百ス百圖2-2QuartusH軟件的用戶2.2VHDL語(yǔ)言VHDL語(yǔ)言概述VHDL語(yǔ)言主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu),行為,功能和接口。與其他硬件描述語(yǔ)言相比,VHDL具有以下優(yōu)點(diǎn):1)VHDL語(yǔ)言支持自頂向下(自頂向下)和基于庫(kù)的設(shè)計(jì)方法。它還支持同步電路,異步電路,FPGA和其他隨機(jī)電路的設(shè)計(jì)。VHDL語(yǔ)言能夠從系統(tǒng)的數(shù)學(xué)模型到不同層次描述系統(tǒng)的硬件功能門級(jí)電路及其高級(jí)描述可與低級(jí)別的RTL描述和結(jié)構(gòu)描述結(jié)合使用。他們還可以定制數(shù)據(jù)類型,為程序員提供更大的自由和便利。VHDL相對(duì)獨(dú)立于設(shè)計(jì)描述。設(shè)計(jì)人員無(wú)法理解硬件結(jié)構(gòu),也不需要關(guān)閉硬件。VHDL具有可確保設(shè)計(jì)精度的電路仿真和驗(yàn)證功能。用戶甚至不必寫。如何測(cè)試可以在源代碼級(jí)別進(jìn)行測(cè)試，設(shè)計(jì)人員可以輕松比較它們。該解決方案的可行性和優(yōu)點(diǎn)和缺點(diǎn)不需要任何實(shí)際的電路測(cè)試。VHDL語(yǔ)言可以在沒(méi)有技術(shù)的情況下編程;VHDL的語(yǔ)言標(biāo)準(zhǔn)和規(guī)范很容易共享和重用。2.2.2VHDL語(yǔ)言的應(yīng)用介紹當(dāng)電路系統(tǒng)采用VHDL語(yǔ)言進(jìn)行硬件設(shè)計(jì)時(shí),與傳統(tǒng)電路設(shè)計(jì)方法相比,具有以下特點(diǎn):(1)采用自頂向下的設(shè)計(jì)方法。換句話說(shuō),從系統(tǒng)的總體要求進(jìn)行設(shè)計(jì),以完善從頂部?jī)?nèi)容底部,整個(gè)系統(tǒng)的硬件設(shè)計(jì)的最終完成。系統(tǒng)可以分為三個(gè)級(jí)別進(jìn)行設(shè)計(jì):1第一級(jí)是行為描述。它是描述整個(gè)系統(tǒng)的數(shù)學(xué)模型,以便識(shí)別在被在系統(tǒng)設(shè)計(jì)的初始階段通過(guò)行為仿真所描述的系統(tǒng)的設(shè)計(jì)的問(wèn)題。2第二個(gè)層次是RTL路線圖。即注冊(cè)轉(zhuǎn)移描述，實(shí)現(xiàn)硬件的具體實(shí)現(xiàn),VHDL語(yǔ)言程序行為描述的方式應(yīng)改寫為RTL描述。換句話說(shuō),系統(tǒng)使用RTL描述導(dǎo)出系統(tǒng)邏輯表達(dá)式并執(zhí)行邏輯綜合。3第三個(gè)層次是邏輯綜合。即利用邏輯綜合工具,在RTL文件（柵級(jí)網(wǎng)表）與由結(jié)果輸出邏輯示意表示的基本邏輯元件,模擬上的柵極電平中所公開(kāi)的轉(zhuǎn)換器,并且控制所述定時(shí)關(guān)系。（2）主設(shè)計(jì)文件是用VHDL語(yǔ)言編寫的源程序。與傳統(tǒng)的接線圖相比,使用VHDL源代碼有很多優(yōu)點(diǎn):①數(shù)據(jù)少,易于保存。2另ー種是世襲的。在設(shè)計(jì)其他硬件電路時(shí),可以在該過(guò)程中使用某些庫(kù)文件,其他過(guò)程描述了一些本地硬件電路。3第三個(gè)是簡(jiǎn)單的閱讀。閱讀程序比閱讀電路圖更容易。讀者可以很容易地看到程序中電路的工作原理和邏輯。為了從原理圖中了解它的工作原理，更多的硬件需要知識(shí)和經(jīng)驗(yàn)。圖2-3可編程器件FPGA的一般設(shè)計(jì)流程EDA技術(shù)EDA技術(shù)概述EDA是電子設(shè)計(jì)自動(dòng)化的縮寫。這是新技術(shù)的快速發(fā)展。硬件表達(dá)式語(yǔ)言是在設(shè)計(jì)欄系統(tǒng)上表達(dá)邏輯的最重要的方式。它是由大型可編程邏輯器件的計(jì)算機(jī),開(kāi)發(fā)軟件和實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)設(shè)計(jì)而成。EDA技術(shù)大致可以分為三個(gè)發(fā)展階段。1970年CAD（贊助計(jì)算器設(shè)計(jì)）階段總結(jié):這個(gè)階段的重要特征是使用計(jì)算器贊助商的電路原理圖編輯器,PCB布局與布線,這個(gè)階段的ー個(gè)重要特征是基于邏輯仿真,時(shí)序分析,故障仿真,布局為核心的舉措。20年世紀(jì)如EDA（電子設(shè)計(jì)自動(dòng)化）摘要階段:"自頂向下”的設(shè)計(jì)理念，設(shè)計(jì)許多以前的高級(jí)設(shè)計(jì)都是由EDA工具完成的。EDA是電子設(shè)計(jì)自動(dòng)化技術(shù),也就是說(shuō),人們可以贊助電子電路或系統(tǒng)設(shè)計(jì)軟件工具。該工具可以在電子產(chǎn)品設(shè)計(jì)的每個(gè)階段顯示其效果,使設(shè)計(jì)更復(fù)雜的電路和系統(tǒng)成為可能。只要使用數(shù)字系統(tǒng)的硬件描述語(yǔ)言描述正確，芯片設(shè)計(jì)和生產(chǎn)的數(shù)字系統(tǒng)的措施。有專家認(rèn)為，21世紀(jì)將是ー個(gè)快速發(fā)展的時(shí)期。四大技能中,EDA技術(shù)將成為21世紀(jì)十大技巧的重大影響之一。EDA技術(shù)的應(yīng)用介紹由于電梯要運(yùn)送不同樓層的客人，所以要有很多按鍵オ可以讓滿足不同樓層顧客的需求。而且,電梯還要有人性化的顯示,如哪個(gè)按鈕按下了,就把它對(duì)應(yīng)樓層按鈕的二極管點(diǎn)亮，還要有一個(gè)數(shù)碼管實(shí)時(shí)顯示電梯所在層數(shù),用發(fā)光二極管組成的上下箭頭來(lái)表示電梯當(dāng)前的運(yùn)行方向等等。而這些零碎的原件,又需要高效的芯片來(lái)控制,它們相互之間的物理連接問(wèn)題這些就是本章所要敘述的硬件設(shè)計(jì)部分。EDA代表了電子設(shè)計(jì)技術(shù)的最新發(fā)展,根據(jù)EDA技術(shù)的特點(diǎn),與傳統(tǒng)的數(shù)字電子系統(tǒng)或IC設(shè)計(jì)相比，EDA技術(shù)具有獨(dú)特的優(yōu)勢(shì)。手動(dòng)設(shè)計(jì)在傳統(tǒng)數(shù)字電子系統(tǒng)或IC的設(shè)計(jì)中占較大的比例。所以也有很多缺點(diǎn)。例如,設(shè)計(jì)和調(diào)試復(fù)雜的電路是非常困難的;如果沒(méi)有硬件系統(tǒng)仿真,如果在某個(gè)過(guò)程中出現(xiàn)錯(cuò)誤,發(fā)現(xiàn)和修改是非常不方便的;在設(shè)計(jì)中很難管理和管理大量文檔。相比之下,EDA技術(shù)則非常不同。它極大地簡(jiǎn)化了設(shè)計(jì)文檔的管理,邏輯設(shè)計(jì),仿真和測(cè)試變得越來(lái)越強(qiáng)大。VHDLEDA是目前EDA設(shè)計(jì)中應(yīng)用最廣泛的,并且?guī)缀踔С炙兄髁鞴ぞ摺PGA概述FPGA作為可編程門陣列,換句話說(shuō)也就是半開(kāi)放電路,這屬于專用集成電路范圍之內(nèi),是基于可編程時(shí)間段進(jìn)行進(jìn)ー步開(kāi)發(fā)的結(jié)果,在簡(jiǎn)單的對(duì)于電路設(shè)計(jì)進(jìn)行相應(yīng)布局和合成之后，硬件描述語(yǔ)言(VHDL)能夠高效率的對(duì)其結(jié)果進(jìn)行驗(yàn)證和測(cè)試,是目前十分受歡迎的現(xiàn)代集成電路設(shè)計(jì)的重要技術(shù)之一。不僅對(duì)于定制電路和可編程器件缺點(diǎn)的數(shù)量問(wèn)題能有效解決,還可以并行地執(zhí)行的各種FPGA邏輯,同時(shí)處理不同的任務(wù),所以FPGA能更有效地工作,并且根據(jù)不同模塊的不同需求進(jìn)行相關(guān)設(shè)計(jì)，可以快速獲得期望的功能。由于FPGA所具有的的這些優(yōu)勢(shì)，其使用起來(lái)十分方便有效，甚至是不同的電路功能通過(guò)同一FPGA都可以產(chǎn)生,這種主要是通過(guò)不同的編程數(shù)據(jù)來(lái)實(shí)現(xiàn)。在實(shí)際應(yīng)用中FPGA發(fā)揮著其重要的優(yōu)勢(shì)作用,因而能夠在各個(gè)領(lǐng)域包括通信,數(shù)據(jù)處理，網(wǎng)絡(luò)等等體現(xiàn)了其重要的價(jià)值，還有工業(yè)控制,軍事和航空航天等各個(gè)重大領(lǐng)域,未來(lái)隨著其功能及價(jià)值被進(jìn)ー步挖掘，還將在更多的領(lǐng)域范圍內(nèi)得到廣發(fā)應(yīng)用。電梯控制系統(tǒng)根據(jù)其實(shí)際運(yùn)行的工作原理來(lái)看，可以說(shuō)并不是ー個(gè)相當(dāng)容易的邏輯控制過(guò)程，在系統(tǒng)正常的運(yùn)行期間內(nèi)可以需要同時(shí)對(duì)上百個(gè)乘客所輸入的信號(hào)進(jìn)行相應(yīng)的接收和處理。尤其是在樓層不斷增高,用戶不斷增多并且對(duì)電梯功能的需求持續(xù)增加的情況下,相應(yīng)的控制方法也需要得到進(jìn)ー步的改善和優(yōu)化。隨著EDA技術(shù)的快速發(fā)展,基于FPGA的微機(jī)控制被廣泛應(yīng)用于電梯電路設(shè)計(jì)和控制的各個(gè)方面。FPGA是現(xiàn)場(chǎng)可編程門陣列的縮寫,其開(kāi)發(fā)系統(tǒng)是開(kāi)發(fā)大規(guī)模數(shù)字集成電路的新技術(shù)。它使用計(jì)算機(jī)輔助設(shè)計(jì)繪制用戶邏輯示意圖,編輯布爾方程或使用硬件描述語(yǔ)言作為設(shè)計(jì)輸入,然后通過(guò)一系列轉(zhuǎn)換程序,自動(dòng)布局和接線,仿真和仿真,最后生成配置FPGA器件以初始化FPGA器件的數(shù)據(jù)文件。這樣就實(shí)現(xiàn)了滿足用戶需求的ASIC,達(dá)到了IC設(shè)計(jì)開(kāi)發(fā)的目的。FPGA是ー種半定制集成電路。其特點(diǎn)是直接面向用戶,具有極大的靈活性和通用性,高效率，硬件測(cè)試和實(shí)現(xiàn),良好的工作可靠性和簡(jiǎn)單的技術(shù)維護(hù)。與CPLDFPGA相比，其結(jié)構(gòu)的特點(diǎn)是基于查找表的FPGA查找表。查找表(look-up-table)被稱為L(zhǎng)UT,LUT本質(zhì)上是ー個(gè)RAM〇FPGA使用4個(gè)以上的輸入LUT,所以每個(gè)LUT可以被視為一個(gè)16位,1位,4位地址線的RAM。當(dāng)用戶以邏輯電路圖或HDL語(yǔ)言描述邏輯電路時(shí),PLD/FPGA開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果,并將結(jié)果寫入RAM中,以便每個(gè)輸入信號(hào)的邏輯操作等于將地址輸入到查找表,并找出相應(yīng)的地址內(nèi)容。然后輸出將是。通常,它由三個(gè)可編程電路和一個(gè)用于存儲(chǔ)編程數(shù)據(jù)的SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）組成。這三個(gè)可編程電路是可編程邏輯陣列LAB（邏輯陣列塊），I/O塊（I/O塊）和!R（互連資源）。FPGA可編程邏輯形成的方法基于查找表LUT（查找上表）結(jié)構(gòu)。LUT是最小的可編程邏輯單元。,通過(guò)通訊控制。有兩種方法可以設(shè)計(jì)FPGA:自下而上和自上而下。在大規(guī)模FPGA設(shè)計(jì)中,通常選擇第二種設(shè)計(jì)方法。這種設(shè)計(jì)方法的特點(diǎn)是其語(yǔ)言可以獨(dú)立創(chuàng)建企業(yè)的產(chǎn)品結(jié)構(gòu)。直接在功能級(jí)設(shè)計(jì)中定義產(chǎn)品,并結(jié)合功能仿真技術(shù),最終確保設(shè)計(jì)產(chǎn)品的正確性。功能定義完成后,應(yīng)執(zhí)行布局和布線。在布局和布線中，需要有一個(gè)網(wǎng)絡(luò)標(biāo)簽文件，并與制造商的布線和布線設(shè)備ー起工作。在QuartusII中，它可以通過(guò)語(yǔ)言直接生成。布局和布線的結(jié)果將返回給仿真器以供進(jìn)ー步驗(yàn)證。這可以避免由布局和布線引起的門延遲和線路延遲，并影響設(shè)計(jì)性能?！白陨隙隆钡膬?yōu)勢(shì)在于:首先,設(shè)計(jì)可以重復(fù)使用。模塊化已成為設(shè)計(jì)的主流,集成度的提高使通話更加方便。自頂向下的設(shè)計(jì)獨(dú)立于芯片結(jié)構(gòu)，產(chǎn)品可以在需要時(shí)保存和重復(fù)使用。其次,“自上而下”的設(shè)計(jì)方法與芯片結(jié)構(gòu)無(wú)關(guān),因此設(shè)計(jì)人員可以在設(shè)計(jì)時(shí)專注于產(chǎn)品,降低設(shè)計(jì)風(fēng)險(xiǎn),縮短開(kāi)發(fā)時(shí)間,節(jié)省成本。第三,設(shè)計(jì)規(guī)模得到改善,設(shè)計(jì)減少。2.4本章小結(jié)本章主要介紹了此次設(shè)計(jì)需要用到的相關(guān)技術(shù)及概括,包括QuartusII軟件、VHDL語(yǔ)言和EDA自頂向下的技術(shù)特點(diǎn)等,用于軟件設(shè)計(jì)硬件系統(tǒng)電子系統(tǒng)。第三章基于FPGA電梯控制器的硬件電路設(shè)計(jì)電梯控制系統(tǒng)已被廣泛使用在生活中,通常由微控制器控制,但結(jié)構(gòu)簡(jiǎn)單,故障率高，和現(xiàn)場(chǎng)可編程門陣列（FPGA）,其具有高密度可編程軟件和強(qiáng)大的支撐特性，所設(shè)計(jì)的產(chǎn)品功能強(qiáng)大,功能強(qiáng)大,可靠性高,靈活性強(qiáng)。電梯控制器的總體結(jié)構(gòu)它是電梯控制系統(tǒng)的主要組成部分，負(fù)責(zé)整個(gè)電梯的運(yùn)行控制?？偪刂破魑挥跇琼?shù)碾娞輽C(jī)房?jī)?nèi)，電梯動(dòng)カ裝置的牽引機(jī)構(gòu)成為整個(gè)電梯控制系統(tǒng)的核心。牽引電機(jī)采用變頻器控制。編碼器反饋汽車的速度。系統(tǒng)中設(shè)有轎廂位置上、下限位開(kāi)關(guān)。速度的上、下限位開(kāi)關(guān)提供安全保證。設(shè)置帶擋光板的繼電器輸出接ロ,實(shí)現(xiàn)對(duì)相應(yīng)設(shè)備的控制。控制器結(jié)構(gòu)如圖3-1所示。圖3-1電梯控制器結(jié)構(gòu)示意圖基于FPGA電梯控制器硬件組成系統(tǒng)電源部分圖3-2-1電源模塊在操作期間可能也會(huì)有需要重置并重新啟動(dòng)控制器的情況,這種情況一般是為了避免由于干擾或其他因素可能導(dǎo)致程序進(jìn)入無(wú)限循環(huán)或失控狀態(tài)的情況,此時(shí)這類操作能夠在一定程度上保證電梯的穩(wěn)定性。電梯的報(bào)警電路統(tǒng)啊JK驊動(dòng)模塊圖3-2-2報(bào)警電路報(bào)警電路處理的主要是電梯內(nèi)用戶按下的報(bào)警按鍵信號(hào),如圖3-5所示。該電路連接到核心芯片,主要將接收到的信息傳遞到中央處理。如果電梯在運(yùn)行的這段時(shí)間內(nèi),有因?yàn)殡娞莨收隙Ｖ惯\(yùn)行的情況或者是電梯遇到緊急情況被用戶按下HELP按鍵時(shí)，電路中的限流電阻會(huì)作出反應(yīng),保證電路輸出相應(yīng)的反應(yīng)。此時(shí)蜂鳴器可以發(fā)出報(bào)警的信號(hào)。在對(duì)相應(yīng)的時(shí)間處理完成后,電路返回到之前的狀態(tài)繼續(xù)原來(lái)的工作。在電

梯中斷運(yùn)行的這個(gè)過(guò)程中,也涉及到優(yōu)先級(jí)的處理問(wèn)題,同時(shí)在問(wèn)題解決后也需要進(jìn)行初始化處理。數(shù)碼管顯示電路圖3-2-34位數(shù)碼管電路顯示器可以看到許多家用電子產(chǎn)品,它會(huì)顯示ー些數(shù)字,特殊符號(hào)和一些圖形等。它與主控制器連接電路非常簡(jiǎn)單,可以承載數(shù)據(jù)的顯示，我們只需要把ー個(gè)8位的1/O接口和數(shù)碼管連接,然后3位控制端口分別與顯示模塊相連,這樣布線可以使驅(qū)動(dòng)カ越來(lái)越強(qiáng)。按鍵控制電路圖3-2-4獨(dú)立按鍵電路四個(gè)按鍵的功能分別為:第一個(gè)按鍵:選擇自動(dòng)/手動(dòng)模式。第二個(gè)按鍵:在手動(dòng)模式下,對(duì)應(yīng)設(shè)置的參數(shù)加1。第三個(gè)按鍵:在手動(dòng)模式下,對(duì)應(yīng)設(shè)置的參數(shù)減1。本設(shè)計(jì)中設(shè)置有按鍵電路,通過(guò)幾個(gè)獨(dú)立按鍵進(jìn)行人機(jī)交互。按鍵通過(guò)一點(diǎn)連接主控制器的I/Oロー端連接電源地。這樣設(shè)計(jì)是因?yàn)樵趹铱諞](méi)有作為輸出的情況下是默認(rèn)高電平的，在按鍵沒(méi)有按下則相當(dāng)于該!/O處于懸空狀態(tài)。當(dāng)按下后!/Oロ的電平就會(huì)被拉低，這樣只需要進(jìn)行循環(huán)的檢測(cè)I/Oロ是否有出現(xiàn)低電平就可以判斷是否有按鍵按下,當(dāng)然這種按鍵是金屬解除的方式所以會(huì)有抖動(dòng)紋波的情況,所以在程序中需要適當(dāng)?shù)募由隙虝旱难訒r(shí)消抖。具體電路如圖所示。3.2.5復(fù)位電路圖3-2-5重配置電路復(fù)位電路的基本功能是:系統(tǒng)上電時(shí)提供復(fù)位信號(hào),直至系統(tǒng)電源穩(wěn)定以后,撤銷復(fù)位信號(hào)。為了可靠起見(jiàn),電源穩(wěn)定后還要進(jìn)過(guò)一定時(shí)間的延時(shí)撤銷復(fù)位信號(hào)，以防止電源開(kāi)關(guān)或者電源插頭分合過(guò)程中引起的抖動(dòng)而影響復(fù)位。本章小結(jié)本章介紹了基于FPGA電梯控制器的硬件設(shè)計(jì),主要內(nèi)容為電梯控制器結(jié)構(gòu)示意圖和對(duì)系統(tǒng)電源部分電路、電梯報(bào)警電路、數(shù)碼管顯示電路、按鍵控制電路、復(fù)位電路進(jìn)行了介紹。第四章基于FPGA電梯控制器的軟件設(shè)計(jì)軟件總設(shè)計(jì)電梯運(yùn)行流程電梯的整個(gè)運(yùn)行過(guò)程實(shí)際上就是不停的響應(yīng)等待召喚、響應(yīng)召喚、運(yùn)行、再等待召喚的過(guò)程。很顯然其為ー個(gè)動(dòng)態(tài)的服務(wù)過(guò)程。對(duì)于每一臺(tái)電梯,當(dāng)有廳層召喚時(shí);而當(dāng)乘客離開(kāi)電梯時(shí),則從轎內(nèi)召喚列表中刪除該記錄。電梯的運(yùn)行、?？烤褪歉鶕?jù)對(duì)廳層及轎內(nèi)召喚記錄的響應(yīng)而進(jìn)行的。其運(yùn)行過(guò)程如圖4-1所示:等待召喚電梯運(yùn)行從廳層"喚隊(duì)列刪除該召喚記錄＜插入轎內(nèi)召喚隊(duì)列乘客進(jìn)入電梯停止等待召喚電梯運(yùn)行從廳層"喚隊(duì)列刪除該召喚記錄＜插入轎內(nèi)召喚隊(duì)列乘客進(jìn)入電梯停止圖4-1電梯運(yùn)行流程圖當(dāng)它檢測(cè)到調(diào)平時(shí),它還會(huì)檢查相應(yīng)的樓層是否有對(duì)接任務(wù)。如果沒(méi)有對(duì)接任務(wù),水平調(diào)整速度變化點(diǎn)和啟用圖層的控制器將不會(huì)被處理,并將繼續(xù)上下移動(dòng)。主程序流程圖如圖4-2所示。圖4-2主程序框圖電梯內(nèi)外請(qǐng)求最優(yōu)響應(yīng)這是整個(gè)計(jì)劃正常運(yùn)作的核心保證,當(dāng)電梯通過(guò)樓層時(shí)，自動(dòng)根據(jù)實(shí)際情況安排電梯的智能運(yùn)行，最后將用戶送達(dá)到所需要達(dá)到的樓層。該過(guò)程如圖4-3所zj\〇

圖4-3電梯判決流程圖從圖中可以看出,實(shí)際情況分為四種情況來(lái)判斷。其中電梯向上運(yùn)行主要有兩個(gè)目的,ー個(gè)是樓上有用戶等待電梯上去,另一個(gè)是需要將用戶送達(dá)至樓上的樓層。另外電梯向下運(yùn)行主要也有兩個(gè)目的,ー個(gè)是樓上有用戶需要搭乘電梯下樓，另ー個(gè)是需要將用戶送達(dá)至樓下的樓層。此時(shí)就會(huì)涉及到電梯內(nèi)外的請(qǐng)求優(yōu)先響應(yīng)。各模塊程序設(shè)計(jì)按鍵模塊每個(gè)命令和調(diào)用按鈕都有其相應(yīng)的內(nèi)存存儲(chǔ)單元。為了實(shí)現(xiàn)車內(nèi)指令的記憶和消除功能,以及在大廳外呼叫,必須注意其記憶和消除條件。當(dāng)按下命令按鈕或呼叫按鈕,電梯不在樓層時(shí),相應(yīng)的存儲(chǔ)單元被分配ー個(gè)值“ド,信號(hào)被輸出給其他模塊使用和指向。當(dāng)電梯正常到達(dá)樓層時(shí)，如果指令或呼叫信號(hào)的停車條件滿足，電梯停在樓層并消除相應(yīng)的指令或呼叫信號(hào)（相應(yīng)的存儲(chǔ)單元被分配為“〇”）〇Key11~~〉應(yīng)二Key21 AiヾVCCKey31 AINffJTvccKey41_>-…出bKey51—>IMRJT :VQCKeylUp[—>-ISPL：T二Key2Up1 y_INPUT....yes KeyZDovti1 >[，ぞ_TvCcKey3Up1 L客￡Key3D。wi.祁Key4Up1—>-INPUT :Key4D。wi1 >-ド方」vccKeySDovn1—-w—SWI yuhaii vcc圖4-2-1按鍵檢測(cè)元件圖控制模塊有效方向選擇信號(hào)稱為有效方向選擇信號(hào)。方向選擇的控制原理是將有效的方向選擇信號(hào)（指令、呼叫）與電梯的實(shí)際位置進(jìn)行比較。當(dāng)有效方向選擇信號(hào)（指令或呼叫）高于電梯所在樓層時(shí),選擇上方向運(yùn)行,反之亦然,選擇下方向運(yùn)行。當(dāng)電梯運(yùn)行到所選樓層并達(dá)到水平位置時(shí),方向選擇模塊應(yīng)斷開(kāi)輸出方向,即上下兩個(gè)方向都輸出“O”，電梯停止并制動(dòng)。

ControlmodelCLKLED1ii RSTnLED2——：- Key1LEDSi- Key2LED4- Key3LED5— Key4LEDWp——- Key5LED2Up KeylUpLED2Dowi- Key2UpLED3Up1- Key2DowiLED3DOW1■'i- Key3UpLED4Up- Key3DowiLED4Dov/i1j Key4UpLED5Dowi■Key4Dov/iLEDOpen： Key5DowiLEDClose：SWLEDGo[1..0] ?Num[3.0] ?mmDrfl0] 'Speaker ：inst圖4-2-2鍵盤掃描元件圖數(shù)碼管模塊當(dāng)電梯運(yùn)行到某ー樓層時(shí),如果有指令信號(hào)滿足下列條件之ー,則滿足該樓層電梯停車的條件,選擇模塊輸出減速停車信號(hào)。（1）當(dāng)電梯運(yùn)行到某ー樓層時(shí),電梯輸出減速停車信號(hào)。本層有上呼叫信號(hào);（2）電梯運(yùn)行方向向下,本層有下呼叫信號(hào);（3）電梯運(yùn)行方向向上,本層有下呼叫信號(hào),本層無(wú)命令或呼叫信號(hào)；（4）電梯運(yùn)行方向向下,本層無(wú)命令或呼叫信號(hào)。本層有上呼叫信號(hào)，本層以下無(wú)命令或呼叫信號(hào)。LED-encoder-CLK Rovv_Scan_Sig(70]-Hutn(30] Column-Sec_Sq[30]—D”101圖4-2-3電梯顯示模塊元件圖報(bào)警模塊在超載的情況下,會(huì)自動(dòng)的根據(jù)超載情況對(duì)應(yīng)處理,從而輸出相應(yīng)的信號(hào)狀態(tài),保持電梯門打開(kāi)的狀態(tài)并且做出相應(yīng)的超載提示。這個(gè)狀態(tài)一直維持到有人從電梯中處來(lái),不再超載為止。這時(shí)就不會(huì)發(fā)生超載提示,電梯恢復(fù)之前正常的狀態(tài)運(yùn)行。Alarm_fnodel-CLKSpeaker-Eninsf2圖4-2-4電梯報(bào)警模塊元件圖基于FPGA電梯控制器的頂層原理圖將軟件各個(gè)模塊進(jìn)行編譯綜合產(chǎn)生元件圖以后,放入圖文件進(jìn)行連線和設(shè)置引腳產(chǎn)生系統(tǒng)頂層電路,最后生成頂層電路圖如下:本章小結(jié)本章介紹了電梯控制系統(tǒng)整個(gè)設(shè)計(jì)實(shí)驗(yàn)流程和最終實(shí)現(xiàn)要求。根據(jù)整體設(shè)計(jì)畫出直觀的流程圖,再將整體分為各個(gè)模塊,可以更有效率的將分模塊鏈接起來(lái)完成整個(gè)電梯控制系統(tǒng)的設(shè)計(jì)。按照自頂向下的設(shè)計(jì)方法,首先把系統(tǒng)分為各個(gè)模塊,然后對(duì)每ー個(gè)模塊進(jìn)行單獨(dú)的設(shè)計(jì),根據(jù)每ー個(gè)模塊的實(shí)驗(yàn)框圖進(jìn)行程序設(shè)計(jì)。第五章基于FPGA電梯控制器的實(shí)驗(yàn)結(jié)果演示實(shí)物及鍵位功能介紹如圖1所示從左到右藍(lán)紅燈分別表示第一層上行指令燈,第二層上行或下行指令燈，第三層上行或下行指令燈,第四層上行或者下行指令燈,第五層下行指令燈。對(duì)應(yīng)著電梯外按鍵如圖3下側(cè)的五組按鍵。說(shuō)明有人在某層電梯發(fā)出上或者下指令時(shí)對(duì)應(yīng)的某層的上下樓的指令燈的亮滅。圖1中黃綠燈分兩部分,上

半部分黃綠燈表示電梯的開(kāi)關(guān)門狀態(tài),綠燈亮代表關(guān)門狀態(tài),黃燈亮代表開(kāi)門狀態(tài)。下半部分黃綠燈是電梯上升和下降的指示燈,綠燈亮代表上升,黃燈亮代表下降。圖1如圖2所示主芯片下的五個(gè)led燈從左到右分別表示電梯內(nèi)ー層到五層的指令燈。時(shí)鐘屏幕上可現(xiàn)實(shí)電梯的層數(shù)以及上行或下行的狀態(tài)。圖2如圖3所示,圖左側(cè)的五個(gè)鍵位從下到上分別表示電梯內(nèi)部ー層到五層的按鍵,對(duì)應(yīng)的led指示燈如圖2中的主芯片下的五個(gè)led燈。下面的五組按鍵從左到右分別表示電梯外一層上行按鍵,二層上行和下行按鍵,三層上行和下行按鍵,

四層上行和下行按鍵,五層上行和下行按鍵。圖3圖4所示是FPGA電梯控制器的總體實(shí)物圖基于FPGA電梯控制器實(shí)驗(yàn)結(jié)果功能演示本設(shè)計(jì)利用PFGA器件作為主控制芯片,采用模塊化設(shè)計(jì)方法通過(guò)硬件描述語(yǔ)言VHDL對(duì)電梯控制器各模塊進(jìn)行編程。主要完成以下功能:（1）電梯開(kāi)關(guān)門控制。（2）電梯運(yùn)行控制,樓層顯示。（3）電梯內(nèi)外請(qǐng)求最優(yōu)響應(yīng)。（4）超限報(bào)警。電梯開(kāi)關(guān)門控制功能的實(shí)驗(yàn)結(jié)果演示掘下如圖3中一層電梯外上行按鍵,之后會(huì)出現(xiàn)如圖5和圖6的實(shí)驗(yàn)結(jié)果。如圖5所示說(shuō)明綠燈亮電梯開(kāi)門圖5如圖6所示黃燈亮電梯關(guān)門。圖6

電梯運(yùn)行控制,樓層顯示功能的實(shí)驗(yàn)結(jié)果演示如圖7所示在ー層電梯內(nèi)按下二層按鍵則電梯內(nèi)對(duì)應(yīng)二層的led指示燈會(huì)亮電梯上行下半部分綠燈亮說(shuō)明電梯上行狀態(tài),且在時(shí)鐘屏幕上顯示。圖7

如圖8所示當(dāng)電梯到達(dá)二層時(shí),綠燈亮說(shuō)明電梯開(kāi)門圖8如圖9所示隨著綠燈的熄滅黃燈亮說(shuō)明電梯關(guān)門,電梯內(nèi)2層的led燈滅。整個(gè)電梯運(yùn)行過(guò)程結(jié)束且電梯層數(shù)在時(shí)鐘屏幕上顯示。圖9電梯內(nèi)外請(qǐng)求最優(yōu)響應(yīng)功能的實(shí)驗(yàn)結(jié)果演示如圖10所示把電梯設(shè)置在三樓,在三層電梯內(nèi)掘下ー層按鍵的同時(shí)在二層電梯外給ー個(gè)二層下行的指令如圖11所示,下部黃色燈亮說(shuō)明電梯下行且在時(shí)鐘屏幕上顯示下行狀態(tài)，F(xiàn)PGA開(kāi)發(fā)板上紅色led燈亮說(shuō)明去ー層的指令已經(jīng)發(fā)出,紅色指令燈亮說(shuō)明在二層有人發(fā)出下行的指令。然后電梯運(yùn)行到到ニ層,綠色指示燈亮電梯開(kāi)門,黃色指示燈亮電梯關(guān)門,此時(shí)說(shuō)明二層的人已經(jīng)進(jìn)入電梯,這個(gè)過(guò)程如圖12和圖13。之后二層電梯外紅色下行指示燈熄滅,下部分黃色指示燈亮說(shuō)明電梯繼續(xù)下行,如圖14所示。電梯下行到ー層,下半部分黃色指示燈滅電梯停止下行,上部分綠色指示燈亮電梯開(kāi)門,此時(shí)說(shuō)明人已經(jīng)到達(dá)ー樓準(zhǔn)備出電梯,如圖15所示。最后,上部分黃色指示燈亮且綠色指示燈滅說(shuō)明電梯關(guān)門,與此同時(shí)一層電梯內(nèi)的led燈滅說(shuō)明已經(jīng)完成了整個(gè)過(guò)程，人已經(jīng)走出電梯,如圖16所示。如圖10所示把電梯設(shè)置在三樓,在三層電梯內(nèi)撼下一層按鍵的同時(shí)在二層電梯外給ー個(gè)二層下行的指令圖!0如圖!1所示下部黃色燈亮說(shuō)明電梯下行且在時(shí)鐘屏幕上顯示下行狀態(tài),fpga開(kāi)發(fā)板上紅色led燈亮說(shuō)明去ー層的指令已經(jīng)發(fā)出,紅色指令燈亮說(shuō)明在二層有人發(fā)出下行的指令。圖!1如圖12所示電梯運(yùn)行到到ニ層,綠色指示燈亮電梯開(kāi)門,此時(shí)說(shuō)明二層的人已經(jīng)進(jìn)入電梯

圖!2如圖13所示黃色燈亮說(shuō)明電梯關(guān)門,二層的人進(jìn)入電梯,電梯準(zhǔn)備下行。電梯層數(shù)和下行狀態(tài)通過(guò)時(shí)鐘屏幕顯示。圖!3

如圖14所示二層電梯外紅色下行指示燈熄滅,下部分黃色指示燈亮說(shuō)明電梯繼續(xù)下行。圖!4如圖!5所示電梯下行到ー層,下半部分黃色指示燈滅電梯停止下行,上部分綠色指示燈亮電梯開(kāi)門,此時(shí)說(shuō)明人已經(jīng)到達(dá)ー樓準(zhǔn)備出電梯,圖!5如圖16所示上部分黃色指示燈亮且綠色指示燈滅說(shuō)明電梯關(guān)門,與此同時(shí)ー層電梯內(nèi)的led燈滅說(shuō)明己經(jīng)完成了整個(gè)過(guò)程,人已經(jīng)走出電梯。圖!65.2.4電梯超限預(yù)警功能的實(shí)驗(yàn)結(jié)果演示如圖17所示首先將電梯層數(shù)設(shè)置在ー層,然后在電梯內(nèi)同時(shí)撼下二層和三層,電梯上行圖!7

如圖18所示,電梯上行到二層開(kāi)門時(shí),掘下模擬超限按鍵,此時(shí)會(huì)出現(xiàn)蜂鳴聲且上半部分綠色指示燈亮說(shuō)明電梯一直保持開(kāi)門狀態(tài),電梯停止關(guān)門和上行,這說(shuō)明電梯已經(jīng)超限圖!8如