存儲(chǔ)器系統(tǒng)課件

1

存儲(chǔ)器系統(tǒng)25.1

概述能夠保存一位二進(jìn)制信息的具有記憶功能的單元電路叫一個(gè)存儲(chǔ)元，比如一個(gè)電容就可以是一個(gè)存儲(chǔ)元；8個(gè)存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元，可以保存一個(gè)字節(jié)的二進(jìn)制信息；許多存儲(chǔ)單元構(gòu)成了存儲(chǔ)器；存儲(chǔ)器有兩種基本操作：讀操作和寫(xiě)操作；3一、存儲(chǔ)器的分類(lèi)按存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)劃分：主存儲(chǔ)器(內(nèi)存、主存）輔助存儲(chǔ)器（外存)高速緩沖存儲(chǔ)器cache按存儲(chǔ)介質(zhì)分類(lèi)半導(dǎo)體存儲(chǔ)器---用半導(dǎo)體器件組成的存儲(chǔ)器稱(chēng)為半導(dǎo)體存儲(chǔ)器。如晶體管－晶體管邏輯組成的TTL存儲(chǔ)器、MOS六管存儲(chǔ)器等；磁性材料存儲(chǔ)器：磁盤(pán)、磁帶；光盤(pán)等；4半導(dǎo)體存儲(chǔ)器分類(lèi)隨機(jī)存儲(chǔ)器：雙極型半導(dǎo)體RAM，是以晶體管觸發(fā)器作為基本存儲(chǔ)電路，TTL電路；高速，功耗大、集成度低，成本高；MOS型RAM（MetalOxideSemiconductor)低速，功耗低、成本低、集成度高；靜態(tài)SRAM是以雙穩(wěn)態(tài)觸發(fā)器作為存儲(chǔ)元?jiǎng)討B(tài)DRAM是用電容存儲(chǔ)信息，需要刷新；只讀存儲(chǔ)器ROM掩膜式ROM可編程式PROM可擦除可編程式EPROM電可擦除可編程式E2PROMbecGSD55.1.3存儲(chǔ)器芯片的主要技術(shù)指標(biāo)1、存儲(chǔ)容量存儲(chǔ)容量＝存儲(chǔ)單元個(gè)數(shù)×每個(gè)存儲(chǔ)單元位數(shù)如：SRAM芯片6264，它的容量為8KB。它有8K個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)8位二進(jìn)制信息。再如：DRAM芯片NMC41257的容量為256K×1，即它有256K個(gè)單元，每個(gè)單元存儲(chǔ)1位二進(jìn)制信息;2、存取時(shí)間TA存取時(shí)間又稱(chēng)存儲(chǔ)器訪(fǎng)問(wèn)時(shí)間，即從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需要的時(shí)間；如從發(fā)出讀操作到讀操作完成。63、存儲(chǔ)周期TC連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需的最小時(shí)間間隔。存儲(chǔ)器在完成上一次操作后不能馬上啟動(dòng)下一次存儲(chǔ)器操作，需要有一定的延遲時(shí)間。所以存儲(chǔ)周期大于存取時(shí)間。采用MOS工藝的存儲(chǔ)器，存取周期為幾十到幾百ns以下，雙極型RAM存取周期最快可達(dá)10ns以下。4、可靠性故障間隔平均時(shí)間MTBF約為5×106~1×108小時(shí)5、功耗低功耗器件可提高可靠性；75.2.1、靜態(tài)隨機(jī)存儲(chǔ)器SRAM保持信息寫(xiě)操作讀操作六管靜態(tài)基本存儲(chǔ)電路—雙穩(wěn)態(tài)觸發(fā)器T3T4T1T2T5T6VCCT7T8ABY地址選擇線(xiàn)I/OI/OX地址選擇線(xiàn)86264存儲(chǔ)芯片VccWECS2A8A9A11OEA10CS1D7D6D5D4D312345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GND13根地址信號(hào)線(xiàn)通常接系統(tǒng)地址總線(xiàn)的低13位；8根數(shù)據(jù)線(xiàn)，與系統(tǒng)數(shù)據(jù)總線(xiàn)相連；CS1，CS2兩根片選信號(hào)線(xiàn)；OE輸出允許信號(hào)；WE寫(xiě)允許信號(hào)；9

tw

twcA0~A12D0~D7tDW

CS1CS2WESRAM6264寫(xiě)操作時(shí)序圖10SRAM6264讀操作時(shí)序圖A0~A12CS1OED0~D7tOE

tCO

tRW

CS211根據(jù)地址線(xiàn)的根數(shù)，SRAM芯片分為：

根據(jù)數(shù)據(jù)線(xiàn)的根數(shù)，可以判斷芯片中一個(gè)存儲(chǔ)單元能保存多少位二進(jìn)制信息；1113141516611662646212862256625122KB8KB16KB32KB64KB123.SRAM芯片的應(yīng)用如何使用存儲(chǔ)器芯片，即如何實(shí)現(xiàn)它與系統(tǒng)的連接，關(guān)鍵的問(wèn)題是如何安排芯片的地址范圍使其滿(mǎn)足用戶(hù)的要求；存儲(chǔ)器地址譯碼的方法：全地址譯碼方式部分地址譯碼方式13地址譯碼的方法全地址譯碼方式使用CPU系統(tǒng)提供的全部地址總線(xiàn)；即所有的高位地址線(xiàn)譯碼輸出作為片選信號(hào)，低位地址信號(hào)線(xiàn)與存儲(chǔ)芯片的地址線(xiàn)一一相連。這樣，每個(gè)存儲(chǔ)單元在整個(gè)內(nèi)存空間中具有唯一的一個(gè)地址；對(duì)于6264芯片，用CPU系統(tǒng)中低13位地址信號(hào)（A0~A12）決定6264芯片中每個(gè)存儲(chǔ)單元的地址，用高7（A13~A19）位地址信號(hào)決定芯片在整個(gè)內(nèi)存中的地址邊界。14全地址譯碼方式A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000111110000000000000 3E000H …… …… …00111111111111111111 3FFFFH8088系統(tǒng)BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOE11CS1A19A18A17A16A15A14A13&A1315全地址譯碼方式D0~D7D0~D7A0A0A12A12MEMWWEMEMRCS2+5VOE&≥1A19A18A17A16A15A14A13CS1Y7G1G2BG2ACBASRAM6264A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000111110000000000000 3E000H …… …… …00111111111111111111 3FFFFH138譯碼器若Y7=0，必需使：CBA=111G2A=0G2B=0G1=1&16部分地址譯碼方式僅僅使用系統(tǒng)地址總線(xiàn)的一部分，通常是使用高位地址總線(xiàn)的一部分進(jìn)行譯碼輸出作為片選信號(hào)，而低位地址信號(hào)線(xiàn)與存儲(chǔ)芯片的地址線(xiàn)一一相連。部分地址譯碼方式使地址出現(xiàn)重疊區(qū)；178088系統(tǒng)BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A13A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01X1X1110000000000000 ………1X1X1111111111111111AE000~AFFFFHBE000~BFFFFHEE000~EFFFFHFE000~FFFFFH18部分地址譯碼又分為：譯碼片選法：將高位地址線(xiàn)總線(xiàn)中的某根或某幾根譯碼輸出作為片選信號(hào)；線(xiàn)性片選法：將高位地址總線(xiàn)的1根直接連接到存儲(chǔ)芯片的片選信號(hào)端；特點(diǎn)：簡(jiǎn)單，多片存儲(chǔ)芯片地址不連續(xù)，且有時(shí)重復(fù)。多用在芯片數(shù)目少的情況下。部分地址譯碼僅用于單片機(jī)系統(tǒng)和簡(jiǎn)易微控系統(tǒng)；198088系統(tǒng)BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A1320例5-1用存儲(chǔ)器芯片SRAM6116構(gòu)成一個(gè)4KB的存儲(chǔ)系統(tǒng)，要求其地址范圍在78000H~78FFFH之間；VccA8A9R/WOEA10CSD7D6D5D4D3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2GNDA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A001111000000000000000011110000111111111110111100010000000000001111000111111111111第一片第二片分析：6116 2K×8bits 由此得知：需要2片6116芯片；第一片的地址范圍為：78000H~787FFH第二片的地址范圍為：78800H~78FFFH地址展開(kāi)：218088系統(tǒng)BUSD0~D7D0~D7A0A0A10A10MEMWR/WMEMROECSD0~D7D0~D7A0A0A10A10MEMWR/WMEMROECSA19&≥1&Y0Y1A14A18A17A16A15A13A12A11G1

G2B

G2A

LS138

C

B

A22單管動(dòng)態(tài)存儲(chǔ)元數(shù)據(jù)線(xiàn)D字選線(xiàn)T1C動(dòng)態(tài)存儲(chǔ)器是通過(guò)把電荷存儲(chǔ)到電容中來(lái)實(shí)現(xiàn)信息存儲(chǔ)的。單管MOS動(dòng)態(tài)存儲(chǔ)電路的優(yōu)點(diǎn)是線(xiàn)路簡(jiǎn)單，單管占用面積小，集成度高，速度快；缺點(diǎn)是讀出是破壞性的，而且單元讀出信號(hào)較小，要求有高靈敏度的讀出放大器；另一個(gè)缺點(diǎn)是刷新。字選線(xiàn)（地址選擇線(xiàn)）位線(xiàn)D（數(shù)據(jù)線(xiàn)）分布電容C0存儲(chǔ)電容CT123典型芯片2164A12345678161514131211109NCDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A7位片式64KbitA0~A7地址輸入線(xiàn)，分時(shí)復(fù)用，16位地址分為兩次輸入，稱(chēng)為行地址和列地址，它們被分別鎖存到芯片內(nèi)部的鎖存器中；DIN和DOUT數(shù)據(jù)輸入、輸出線(xiàn)；WE寫(xiě)允許信號(hào)線(xiàn)； RAS:行地址鎖存信號(hào)；CAS:列地址鎖存信號(hào)；24X地址譯碼Y地址譯碼0.00.255255.0255.255X0X255Y0Y255I/OA0A7A0A7

DINDout

DINDout25刷新將動(dòng)態(tài)隨機(jī)存儲(chǔ)器的每一位信息讀出并寫(xiě)入的過(guò)程。刷新的方法是使列地址信號(hào)無(wú)效，行地址有效，然后將這一行的信息讀出再寫(xiě)入即刷新。每次送出不同的行地址就可以刷新不同行的存儲(chǔ)單元，將行地址循環(huán)一遍，則刷新了整個(gè)芯片的所有存儲(chǔ)單元。刷新時(shí)位線(xiàn)上的信息不會(huì)送出到數(shù)據(jù)總線(xiàn)上。DRAM要求每隔2~8ms刷新一次，它稱(chēng)為刷新周期。26A0～A7A8～A15ABLS158SADDSELD0～D7LS245ABDREMEMRRAMADSELD0～D72164×8片RAS0CAS0A0～A7RAS0CAS0MEMWWEDRAM讀寫(xiě)簡(jiǎn)化電路示意圖DRAM在系統(tǒng)中的連接275.2.3存儲(chǔ)器的擴(kuò)展使用多個(gè)芯片組成存儲(chǔ)系統(tǒng)：1、存儲(chǔ)容量的位擴(kuò)展位擴(kuò)展的電路連接方法：將每一個(gè)存儲(chǔ)芯片的地址信號(hào)線(xiàn)和控制線(xiàn)并聯(lián)地接到系統(tǒng)總線(xiàn)上，將他們的數(shù)據(jù)線(xiàn)分別引出連接至數(shù)據(jù)總線(xiàn)的不同位上；地址總線(xiàn)ABA7～A0A15～A8A7～A0A15～A8A7～A0A15～A8A7～A064KbD7WERASCASA7～A064KbD6WERASCASA7～A064KbD0WERASCASWERASCASD5D1數(shù)據(jù)總線(xiàn)DB64KB………MEMW行選列選用8個(gè)2164構(gòu)成容量為64KB的存儲(chǔ)器282、存儲(chǔ)容量的字?jǐn)U展字?jǐn)U展的電路連接方法是：將每個(gè)芯片的地址信號(hào)、數(shù)據(jù)信號(hào)、和讀寫(xiě)信號(hào)全部并聯(lián)在一起，只將片選信號(hào)分別引出到地址譯碼器的不同輸出端。CPU8088276427646264626427642764626462643:8CBAY7Y6Y5Y4Y3Y2Y1Y0G1G2AG2BAB19AB18AB17AB16IO/MAB15AB14AB13DB0…DB7AB0…AB12CSCSCSCSCSCSCSCSOEOEOEOEOEOEOEOEWRRDWRWRWRWR303、字位擴(kuò)展構(gòu)成一個(gè)容量為M×N位的存儲(chǔ)器，如果使用m×n的芯片，則需要的芯片數(shù)為：(M/m)×(N/n)例：用Intel2164構(gòu)成容量為128KB的內(nèi)存；64Kb×864Kb×8D0～D7A0～A15A16譯碼電路圖5-23字位擴(kuò)展應(yīng)用舉例示意圖5.3只讀存儲(chǔ)器可擦除可編程式EPROM電可擦除可編程式E2PROM閃存(FLASH)E2PROM，如28F040；EPROM的工作原理：一個(gè)存儲(chǔ)元由控制管T和浮置柵雪崩注入式MOS管Tf組成，稱(chēng)為FAMOS管；VCCSD字線(xiàn)數(shù)據(jù)線(xiàn)TTfFamos一個(gè)典型的EPROM芯片276427系列的芯片：

2716273227642712827256275122764的引腳含義：A0~A12：13根地址線(xiàn)，8K個(gè)存儲(chǔ)單元；D0~D7：8根雙向數(shù)據(jù)線(xiàn)，EPROM寫(xiě)入時(shí)：輸入； 正常操作時(shí)：輸出；CE：片選信號(hào)；OE：輸出允許信號(hào)；PGM：編程脈沖輸入；讀操作時(shí)PGM=1;VPP：編程電壓輸入端，12.5V、

15V、21V、25V；813CEOEVPPPGM33編程寫(xiě)入標(biāo)準(zhǔn)編程：在VPP端加上50ms的負(fù)脈沖，就可將一個(gè)字節(jié)的數(shù)據(jù)寫(xiě)入相應(yīng)的地址單元中。快速編程：編程脈沖為100usCPU內(nèi)部寄存器高速緩存CacheSRAM SSRAM內(nèi)存DRAM SDRAM虛擬存儲(chǔ)（硬盤(pán)）微機(jī)存儲(chǔ)器的層次結(jié)構(gòu)355.4

高速緩沖存儲(chǔ)器cache例：主頻為733MHz的PⅢ，一次指令執(zhí)行時(shí)間為1.35ns，同時(shí)期的內(nèi)存SDRAM存取時(shí)間為7ns；解決方法：在基本總線(xiàn)周期中插入等待周期采用快速SRAM在CPU與DRAM中插入小規(guī)模高速SRAM，即cache中央處理器Cache主存36Cache的工作原理基于：程序和數(shù)據(jù)訪(fǎng)問(wèn)的局部性CPU提前成批讀入數(shù)據(jù)到cache90%以上的時(shí)間在CPU與cache間運(yùn)行Cache的大?。菏侵鞔娴?/128；如：64M的內(nèi)存，cache應(yīng)為512KB；命中率達(dá)90%以上；系統(tǒng)的平均存取速度:cache存取速度×命中率+RAM存取速度×(1－命中率)兩級(jí)cache結(jié)構(gòu)：L1---集成在CPU內(nèi)，8K~64KB；工作頻率與CPU相同；L2---放到CPU組件內(nèi)，128K~2MB；