基于FPGA構架的并行硬件合并單元實現(xiàn).doc

本科畢業(yè)設計（論文）說明書合并單元及其FPGA實現(xiàn)學院電力學院專業(yè)電氣信息工程學生姓名指導教師提交日期2010年5月31日畢業(yè)設計（論文）任務書茲發(fā)給06級電氣信息班學生畢業(yè)設計（論文）任務書，內容如下：1.畢業(yè)設計（論文）題目：合并單元及其FPGA實現(xiàn)2.應完成的項目：（1）熟悉合并單元的基礎知識，完成開題報告。（2）簡單介紹合并單元的定義及功能。（3）重點研究合并單元怎樣用FPGA實現(xiàn)。（4）完成英語文獻翻譯。（5）完善畢業(yè)論文所有歸檔資料，進行論文答辯。3.參考資料以及說明：（1李紅斌，劉延冰，吳伯華電子式互感器的使用現(xiàn)狀及應用前景電力設備，2006，12:103-104（2）趙茂泰智能儀器原理與應用北京：電子出版社,1999（3）聶一雄，尹項根光學電壓互感器設計中若干問題的探討變壓器,2001,(4)：2023（4）金午橋，洪憲平變電站自動化新技術的應用研究電網(wǎng)技術,2000,24(5)：3842（5）中華人民共和國國家標準GB/T20840.8-2007互感器，第8部分：電子式電流互感器IEC60044-8:2002（6）中華人民共和國國家標準GB/T20840.8-2007互感器，第7部分：電子式電壓互感器IEC60044-7:2002（7）中華人民共和國電力行業(yè)標準DL/TIEC61850-9：2003變電站通信網(wǎng)絡和系統(tǒng)，第9-1部分：特定通信服務映射(SCSM)通過單向多路點對點串行通信鏈路的采樣值4.本畢業(yè)設計（論文）任務書于2010年3月1日發(fā)出，應于2010年5月31日前完成，然后提交畢業(yè)考試委員會進行答辯。專業(yè)教研組（系）、研究所負責人審核年月日指導教師簽發(fā)年月日摘要隨著電力系統(tǒng)容量的日益擴大和電壓運行等級的不斷提高，傳統(tǒng)的電磁式互感器暴露出越來越多的缺點，難以滿足電網(wǎng)向自動化、數(shù)字化方向發(fā)展的需要。在這種情況下，基于電子計算機技術、光電傳感技術的新一代電子式互感器應運而生，越來越多的人開始研究電子式互感器。合并單元作為電子式互感器與變電站間隔層設備接口的重要組成部分，主要用于同步接收多路電子式互感器輸出的數(shù)字信號以及將處理后的數(shù)據(jù)按標準規(guī)定的格式發(fā)送給間隔層設備。本文基于合并單元的研究背景，結合國際標準IEC60044-7/8和IEC61850-9-1，著重討論合并單元的功能以及怎樣來實現(xiàn)合并單元。由于合并單元要求對大量數(shù)據(jù)進行高速的接收和發(fā)送，并沒有復雜的運算和邏輯判斷，所以本文打破了傳統(tǒng)的以串行方式程序控制的合并單元實現(xiàn)方案（基于DSP，ARM等），提出了一種基于FPGA(現(xiàn)場可編程邏輯門陣列)構架的并行硬件實現(xiàn)的合并單元，具有并行性高，速度快等優(yōu)點。本文中以XILINX公司最新的高速，低功耗FPGA芯片為處理器并結合Xilinx公司的各種IP核，實現(xiàn)了合并單元同步功能中的同步采樣、個合并單元之間進行同步；多路電子式互感器輸出信號接收功能中的的曼徹斯特解碼，循環(huán)冗余校驗(CRC)、多路數(shù)據(jù)排排序；數(shù)據(jù)發(fā)送功能中的：數(shù)據(jù)幀組成、以太網(wǎng)數(shù)據(jù)發(fā)送。關鍵詞：合并單元，電子式互感器，F(xiàn)PGA，IP核。華南理工大學本科生畢業(yè)設計（論文）說明書IIAbstractWiththeimprovementofelectricpowersystemcapacityandtheincreasingoftheleveloftherunningvoltage,thetraditionaryelectromagnetictransformerisdifficulttosatisfywiththeneedofthedigitalandautomationpowersystem.Somoreandmorepeoplefocusonthenewelectronictransformer.Inthiscase,theelectronictransformerwhichbasedoncomputertechnologyandPhotoelectricSensorstechnologyhasbeeninventedAsanimportantcomponentoftheinterfacebetweenelectronictransformersanddevicesservedinthesubstationbaylevel,amergingunitwasprimarilyusedtoreceivethesamplevaluessimultaneouslyfromseveralelectronictransformers,andthensentthepro-cesseddatatothedevicesservedinthebaylevelwiththestandardformat.Inthispaper,theauthordiscussestherealizationofthedigitalinterfaceofthemergingunit(MU).Sincethemergingunitrequiresalotofdatatosendandreceiveinhighspeed,andnocomplexalgorithmsandlogicjudgeareneeded.Inthispaperwebreakedthemergingunitwhichbasedontraditionalwayofprogramcontrolbyserialimplementationscheme(suchasDSP,ARM,etc.),andproposedanewmergingunitimplementationschemewhichbasedonFPGA(fieldprogrammablegatearray)hardwareparallelarchitecturewithadvantagesofparellelandfast.InhispaperweusetheXilinxslatesthigh-speed,lowpowerFPGAchipandcombinedwithavarietyofXilinxsIPcores.WerealizedFirst:Synchronoussamplingandsynchronizationofmergingunitsinthefunctionofsynchronization；Second:Manchestedecoding,CRCchecking,sortingbyfifointhefunctionofdatareception；Third:dataframecompositionandtransmitiondatabyEthernetinthefunctionofdatatransmition.摘要I目錄摘要.IIAbstract.II第一章緒論.11.1研究背景及課題內容的簡介.11.1.1合并單元的背景和簡介.11.1.2FPGA.21.2國內外的對合并單元研究現(xiàn)狀.31.3本論文要研究的內容.4第二章，合并單元的定義及其組成.52.1合并單元的定義.52.2合并單元的具體功能.72.3合并單元與二次設備的通信方式.82.3.1IEC60044-8標準中規(guī)定的通訊方式.82.3.2IEC61850-9標準規(guī)定的通訊方式.9三、合并單元功能設計及硬件選擇.133.1、合并單元所具有的功能模塊.133.1.1同步模塊.133.1.2多路數(shù)據(jù)接收和處理模塊.143.1.3數(shù)據(jù)通訊模塊.14華南理工大學本科生畢業(yè)設計（論文）說明書IV3.2FPGA實現(xiàn)合并單元裝置的特點.153.2.1現(xiàn)有的合并單元實現(xiàn)方案.153.2.2FPGA實現(xiàn)合并單元裝置的優(yōu)點.153.3、本設計中軟硬件平臺和FPGA器件選擇.163.2.1、軟件平臺.163.2.2、硬件平臺.163.3本章小結.17第四章、合并單元各功能的硬件實現(xiàn).184.1、同步模塊.184.1.1、同步功能的分析.184.1.2同步功能的實現(xiàn).204.2多路數(shù)據(jù)接收處理模塊。.214.2.1數(shù)據(jù)接收功能分析.214.2.2合并單元直接接收互感器傳來的模擬量.224.2.3合并單元直接接收互感器傳來的數(shù)字量.234.3數(shù)據(jù)通訊模塊.27第五章VHDL程序講解及仿真.305.1同步模塊.305.2數(shù)據(jù)接收模塊.315.2.1合并單元直接接收互感器傳來的模擬量時的A/D控制功能.315.2.2合并單元直接接收互感器傳來的數(shù)字量時的收據(jù)接收功能.345.3數(shù)據(jù)發(fā)送功能模塊.375.3.1以太網(wǎng)輸入端FIFO端口介紹.375.3.2以太網(wǎng)IP核端口介紹25.375.4合并單元中FPGA輸入輸出端口.385.4本章總結.40結束語.41致謝.42參考文獻.43目錄III第一章緒論1第一章緒論1.1研究背景及課題內容的簡介1.1.1合并單元的背景和簡介電力系統(tǒng)中對電壓電流的測量都會用到互感器，互感器把電網(wǎng)中的高電壓，大電流轉化成低電壓（100V），小電流（5A/1A）然后送給二次側的繼電保護，故障錄播，監(jiān)控，遠動等裝置。傳統(tǒng)的互感器是利用變壓器原理的電磁式互感器，電磁式互感器雖然原理、接線都很簡單，但是具有體積大、發(fā)熱多、耗用銅等金屬材料多、耗用傳輸電纜多、維護困難、造價昂貴等固有的缺點。隨著電力系統(tǒng)傳輸容量的增加，運行電壓等級越來越高，傳統(tǒng)的電磁式電流電壓互感器暴露出原來沒有或不明顯的缺點如：絕緣要求高、磁飽和、鐵磁諧振、動態(tài)范圍小以及頻帶窄等一系列缺點。于是，旨在解決超高壓絕緣、磁飽和等問題的電子式電流、電壓互感器應運而生。近幾年來，電子式電流、電壓互感器研究發(fā)展迅速，基于光學和Rogowski空心線圈的電流互感器已進入實用階段。1同時，隨著信號采集技術、數(shù)字分析技術和計算機技術的發(fā)展使得電子式互感器的發(fā)展及實用化成為現(xiàn)實。網(wǎng)絡技術和計算機技術的發(fā)展促進了變電站自動化的發(fā)展，使得具有數(shù)字接口和低功率的電子式互感器的應用成為可能。電子式互感器的應用給電力系統(tǒng)系統(tǒng)的測量和通信帶來了極大地方便。主要體現(xiàn)在：（1）由于電子式互感器具有數(shù)字輸出、接口方便、通信能力強的天然特性，它將直接改變變電站通訊系統(tǒng)的通信方式。利用電子式互感器輸出的數(shù)字信號，使用現(xiàn)場總線技術實現(xiàn)點對點/多個點對點或過程總線通信方式，將完全取代大量的二次電纜線，徹底解決二次接線復雜的現(xiàn)象，可以簡化測量或保護的系統(tǒng)結構，減少誤差源，有利于提高整個系統(tǒng)的準確度和穩(wěn)定性，實現(xiàn)真正意義上的信息共享；（2）由于通信方式的改變，加上數(shù)字斷路器控制和電子開關裝置等智能電子設備的采用，使得功能不斷下放，變電站自動化系統(tǒng)由兩層結構逐漸向三層結構即過程層、間隔層、變電站層轉化，簡化了每一層的內容，便于電力自動化裝置的設計和開發(fā)2,3。過程層設備按照其功能主要可分為三類：a電氣運行的實時電氣量檢測，即對電流、電壓、相位及諧波分量等進行檢測；b運行設備的狀態(tài)參數(shù)在線檢測和統(tǒng)計。對變壓器、斷路器、母線等設備的溫度、壓力、密度、絕緣、機械性以及工作狀態(tài)的檢測；b操作控制執(zhí)行與驅動，包括開關跳合閘驅動等執(zhí)行機構。華南理工大學本科生畢業(yè)設計（論文）說明書2電子式互感器雖然在原理上優(yōu)于傳統(tǒng)互感器，但是它的應用將改變二次信號的輸出類型和輸出形式，這將帶來一系列需要解決的問題4,5：（1）設計出適用于變電站二次設備特別適用于繼電保護的數(shù)字化接口。（2）如何選擇二次回路的光電數(shù)字化的結構形式。（3）如何保證一、二次設備間的數(shù)字化通訊系統(tǒng)的可靠性和實時性。只有解決了以上的問題，電子式互感器才能真正的應用到變電站自動化系統(tǒng)中。為此國際電工委員會已經(jīng)制定了電子式電壓/電流互感器(ElectronicCurrentTransformer，簡稱ECT/ElectronicVoltageTransformer,簡稱EVT)的標準IEC60044-7/8，并首次提出了合并單元的定義。合并單元是針對數(shù)字化輸出的電子式互感器而定義的，它是電流、電壓互感器和保護、測控裝置的中間接口，其主要功能是同步采集多路互感器輸出的數(shù)字信號后，按標準規(guī)定的格式發(fā)送給保護、測控設備。合并單元輸出的方式有兩種，其一是在IEC60044-7/8中定義的基于IEC60870-5-1標準的曼徹斯特編碼的串行通訊方式6,7，其二是在IEC61850-9中定義的基于IEEE802.3的以太網(wǎng)通訊方式。由于前者傳輸速率比較慢，限制了采樣率，所以目前工程實施中最常見的方式是以太網(wǎng)通訊方式。1.1.2FPGAFPGA（FieldProgrammableGateArray），即現(xiàn)場可編程門陣列。FPGA是在PAL、GAL、EPLD等可編程邏輯器件的基礎上進一步發(fā)展的產(chǎn)物。作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)，F(xiàn)PGA既解決了定制電路的不足，也克服了原有可編程器件門電路數(shù)有限的缺點。FPGA內部包括可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊I/OB（InputOutputBlock）和內部連線（Interconnect）三個部分。用戶可對FPGA內部的邏輯模塊和I/O模塊重新配置，以實現(xiàn)用戶的邏輯，因而也被用于對CPU的模擬。用戶對FPGA的編程數(shù)據(jù)放在Flash芯片中，通過上電加載到FPGA中，對其進行初始化。也可在線對其編程，實現(xiàn)系統(tǒng)在線重構，這一特性可以構建一個根據(jù)計算任務不同而實時定制的CPU，這是當今研究的熱門領域。F