半加器EDA上機(jī)實(shí)驗(yàn)報告.docx

EDA上機(jī)實(shí)驗(yàn)報告 姓名： 學(xué)號： 班級： 專業(yè)： 集成電路工程類 學(xué)院： 半加器設(shè)計實(shí)驗(yàn)1、 實(shí)驗(yàn)?zāi)康模?練習(xí)半加器的VHDL程序設(shè)計以及功能仿真。2、實(shí)驗(yàn)任務(wù)：參考半加器電路原理圖以及真值表，編寫VHDL程序，完成Quartus II設(shè)計文本輸入，分別按照4.1節(jié)的流程對半加器進(jìn)行功能仿真，并生成RTL電路圖。3、真值表如下：ABSOCO00000110101011014、程序編寫要求：（1） 使用一個異或門（XOR）和一個與門（AND）；（2）使用兩個與門，一個或門（OR）和一個非門（NOT）。5、實(shí)驗(yàn)步驟:(1) 興建一個文件夾，取名為h_adder。(2) 輸入源程序。打開Quartus II,選擇File-New命令。在窗口中Design Files欄中選著文件的語言類型，這里選擇VHDL File選項(xiàng)。(3) 文件存盤。選擇File-Save As命令，找到已設(shè)立的文件夾，存盤文件名應(yīng)該與實(shí)體名一致。(4) 創(chuàng)建工程，打開并建立新工程管理窗口。選擇File -New Project Wizard命令。(5) 將設(shè)立文件夾加入工程。(6) 選擇目標(biāo)芯片，并進(jìn)行工具設(shè)置。(7) 編譯。選擇Processing-Start compilation命令，啟動全程編譯，若編譯成功者可進(jìn)行仿真測試。(8) 打開波形編輯器。選擇File-New命令，在New窗口中選擇Vector Wavefore File選項(xiàng)。(9) 設(shè)置仿真區(qū)域，并進(jìn)行文件存盤。(10) 將工程的端口信號節(jié)點(diǎn)選入波形編輯器中。選擇View-Utility Windows-Node Finder命令Filter下拉列表框中選擇“Pins:all”，單擊List按鈕。將節(jié)點(diǎn)拖到波形編輯器中窗口。(11) 設(shè)置激勵信號波形，進(jìn)行波形文件存盤。(12) 啟動仿真器。選擇Processing-Start Simulation命令，啟動仿真。(13) 觀察仿真結(jié)果。(14) 綜合所生成的電路圖。選擇Tools-Netlist Viewers命令，在出現(xiàn)的下拉菜單中有3個選項(xiàng)，選擇RTL Viewer。一、使用一個異或門（XOR）和一個與門（AND）； 仿真波形圖如下：（a=2.0nm)綜合所生成的電路圖如下：二、使用兩個與門，一個或門（OR）和一個非門（NOT） 仿真波形圖如下：(a=1.5nm)綜合生成的電路圖如下：五、實(shí)驗(yàn)心得 通過本次實(shí)驗(yàn)的學(xué)習(xí)，并在老師和同學(xué)幫助下，我學(xué)會了一些VHDL程序的編寫方法，并完成Quartus II設(shè)計文本輸入，基本掌握會對半加器進(jìn)行功能仿真，并生成RTL電路圖。但是自己覺得還遠(yuǎn)遠(yuǎn)不夠，以后要加倍努力學(xué)習(xí)，熟悉使用這個軟