計(jì)算機(jī)組成原理試題庫(kù)

計(jì)算機(jī)組成原理一、選擇題1若十進(jìn)制數(shù)據(jù)為137625，則其二進(jìn)制數(shù)為（B）。A1000100111B10001001101C10001011101D10111111012如果X補(bǔ)11110011，則X補(bǔ)是（D）。A11110011B01110011C00001100D000011015原碼乘法是（A）。A先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理B用原碼表示操作數(shù)，然后直接相乘C被乘數(shù)用原碼表示，乘數(shù)取絕對(duì)值，然后相乘D乘數(shù)用原碼表示，被乘數(shù)取絕對(duì)值，然后相乘6動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的特點(diǎn)是（C）A在工作中存儲(chǔ)器內(nèi)容會(huì)產(chǎn)生變化B每次讀出后，需要根據(jù)原存內(nèi)容重新寫入一遍C每隔一定時(shí)間，需要根據(jù)原存內(nèi)容重新寫入一遍D在工作中需要?jiǎng)討B(tài)地改變?cè)L存地址7主存儲(chǔ)器和CPU之間增加高速緩沖存儲(chǔ)器的目的是（A）。A解決CPU和主存之間的速度匹配問題B擴(kuò)大主存儲(chǔ)器的容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存容量又?jǐn)U大CPU通用寄存器數(shù)量8指令系統(tǒng)中采用不同尋址方式的目的主要是（B）。A實(shí)現(xiàn)存儲(chǔ)程序和程序控制B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C可以直接訪問外存D提供擴(kuò)展操作碼的可能并降低譯碼難度9單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常采用（C）。A堆棧尋址B立即尋址C隱含尋址D間接尋址10從控制存儲(chǔ)器中讀取一條微指令并執(zhí)行相應(yīng)操作的時(shí)間叫（B）。ACPU周期B微周期C時(shí)鐘周期D機(jī)器周期11微程序控制器比組合邏輯控制器速度要慢，主要是由于增加了從（B）讀取微指令的時(shí)間。A主存儲(chǔ)器B控制存儲(chǔ)器C高速緩存D指令寄存器12串行接口是指（C）。A主機(jī)和接口之間、接口和外設(shè)之間都采用串行傳送B主機(jī)和接口之間串行傳送，接口和外設(shè)之間并行傳送C主機(jī)和接口之間并行傳送，接口和外設(shè)之間串行傳送D系統(tǒng)總線采用串行總線13“總線忙”信號(hào)由（A）建立。A獲得總線控制權(quán)的設(shè)備B發(fā)出“總線請(qǐng)求”的設(shè)備C總線控制器DCPU14在調(diào)頻制記錄方式中，是利用（D）來寫0或1。A電平高低的變化B電流幅值的變化C電流相位的變化D電流頻率的變化15磁盤存儲(chǔ)器的等待時(shí)間是指（B）。A磁盤旋轉(zhuǎn)一周所需的時(shí)間B磁盤旋轉(zhuǎn)半周所需的時(shí)間C磁盤旋轉(zhuǎn)2/3周所需的時(shí)間D磁盤旋轉(zhuǎn)1/3周所需的時(shí)間16CPU包括（C）兩部分。A、ALU和累加器B、ALU和控制器C、運(yùn)算器和控制器D、ALU和主存儲(chǔ)器17計(jì)算機(jī)運(yùn)算速度的單位是（B）。A、MTBFB、MIPSC、MHZD、MB18若十六進(jìn)數(shù)微ACB，則其十進(jìn)制數(shù)為（C）。A、25454B、2763C、1726875D、17262519若十進(jìn)制數(shù)據(jù)為1375則其八進(jìn)制數(shù)為（B）。A、898B、2114C、2115D、101111110120若X補(bǔ)01101010，則X原（D）。A、10010101B、10010110C、00010110D、0110101021若脂用雙符號(hào)位，則發(fā)生正溢的特征是雙符號(hào)位為（B）。A、00B、01C、10D、1122補(bǔ)碼加法運(yùn)算是指（A）。A、操作數(shù)用補(bǔ)碼表示，連同符號(hào)位一起相加B、操作數(shù)用補(bǔ)碼表示，根據(jù)符號(hào)位決定實(shí)際操作C、將操作數(shù)轉(zhuǎn)化為原碼后再相加D、取操作數(shù)絕對(duì)直接相知，符號(hào)位單獨(dú)處理23原碼乘法是（A）。A、先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理B、用原碼表示操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表示，乘數(shù)取絕對(duì)值，然后相乘D、乘數(shù)用原碼表示，被乘數(shù)取絕對(duì)值，然后相乘24原碼加減交替除法又稱為不恢復(fù)余數(shù)法，因此（C）。A、不存在恢復(fù)余數(shù)的操作B、當(dāng)某一步運(yùn)算不夠減時(shí)，做恢復(fù)余數(shù)的操作C、僅當(dāng)最后一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作D、當(dāng)某一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作25浮點(diǎn)加減中的對(duì)階的方法是（A）。A、將較小的一個(gè)階碼調(diào)整到與較大的一個(gè)階碼相同B、將較大的一個(gè)階碼調(diào)整到與較小的一個(gè)階碼相同C、將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同D、將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同26在下列幾種存儲(chǔ)器中，CPU可直接訪問的是（A）。A、主存儲(chǔ)器B、磁盤C、磁帶D、光盤27若存儲(chǔ)周期100NS，每次讀出一個(gè)字節(jié)，則該存儲(chǔ)器的數(shù)據(jù)傳輸率為（D）。A、32106位/秒B、8106位/秒C、80MB/秒D、80106位/秒28靜態(tài)半導(dǎo)體存儲(chǔ)器SRAM指（C）。A、在工作過程中，存儲(chǔ)內(nèi)容保持不變B、在斷電后信息仍能維持不變C、不需動(dòng)態(tài)刷新D、芯片內(nèi)部有自動(dòng)刷新邏輯29半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM的存儲(chǔ)原理是（A）。A、依靠雙穩(wěn)態(tài)電路B、依靠定時(shí)刷新C、依靠讀后再生D、信息不再變化30高速緩沖存儲(chǔ)器CACHE一般采?。ˋ）。A、隨機(jī)存取方式B、順序存取方式C、半順序存取方式D、只讀不寫方式31虛地址是（B）。A、不存在的地址B、用戶編程可使用的地址C、主存地址D、磁盤地址32堆棧指針SP的內(nèi)容是（B）。A、棧頂單元內(nèi)容B、棧頂單元地址C、棧底單元內(nèi)容D、棧底單元地址33為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采取（D）。A、立即尋址B、變址尋址C、間接尋址D、寄存器尋址34如果按變址方式讀取操作數(shù)，則有效地址是指（B）。A、指令中直接給出的地址B、變址計(jì)算獲得的地址C、變址寄存器中存放的地址D、基址寄存器中存放的地址35在向上生長(zhǎng)的堆棧中，如果出棧指令POPX的操作定義為M（X）M（SP）；SP（SP）1則入棧指令PUSHX應(yīng)定義為（C）。A、M（SP）M（X）；SP（SP）1B、M（SP）M（X）；SP（SP）1C、SP（SP）1；M（SP）M（X）D、SP（SP）1；M（SP）M（X）36在微程序控制的計(jì)算機(jī)中，若要修改指令系統(tǒng)，只要（D）。A、改變時(shí)序控制方式B、改變微指令格式C、增加微命令個(gè)數(shù)D、改變控制存儲(chǔ)器的內(nèi)容37在不同速度的設(shè)備之間傳送數(shù)據(jù)，（C）。A、必須采用同步控制方式B、必須采用異步控制方式C、可以選用同步方式，也可選用異步方式D、必須采用應(yīng)答方式38掛接在總線上的多個(gè)部件（B）。A、只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)B、只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù)C、可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)D、可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù)39總線的數(shù)據(jù)通路寬度是指（A）。A、能一次并行傳送的數(shù)據(jù)位數(shù)B、可依次串行傳送的數(shù)據(jù)位數(shù)C、單位時(shí)間內(nèi)可傳送的數(shù)據(jù)位數(shù)D、可一次傳送的數(shù)據(jù)的最大值40串行接口是指（C）。A、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間串行傳送B、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間并行傳送C、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間串行傳送D、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間并行傳送二、名詞解釋41基數(shù)在浮點(diǎn)數(shù)據(jù)編碼中，對(duì)階碼所代表的指數(shù)值的數(shù)據(jù)，在計(jì)算機(jī)中是一個(gè)常數(shù)，不用代碼表示。42CACHE位于CPU與主存之間的高速緩存，用來存放當(dāng)前頻繁訪問的內(nèi)容。43段頁(yè)式管理一種虛擬存儲(chǔ)器的管理方式，將存儲(chǔ)空間按邏輯模塊分成段，每段又分成若干個(gè)頁(yè)。44隨機(jī)存取方式可按隨機(jī)地址直接訪問任一存儲(chǔ)單元，存取時(shí)間與單元位置無關(guān)。45DRAM動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，即需要采取動(dòng)態(tài)刷新的RAM。46虛擬存儲(chǔ)器依靠操作系統(tǒng)和磁盤的支持，用戶編程時(shí)可以使用一個(gè)比真實(shí)內(nèi)存大得多的存儲(chǔ)器，該存儲(chǔ)器稱為虛擬存儲(chǔ)器。47邏輯地址程序員編程時(shí)使用的，與內(nèi)存物理地址無固定對(duì)應(yīng)關(guān)系的地址。48堆棧按先進(jìn)后出（也就是后進(jìn)先出）順序存取的存儲(chǔ)的存儲(chǔ)組織（區(qū)）。49立即尋址方式操作數(shù)直接在指令中給出（或緊跟指令給出），在讀出指令時(shí)可立即獲得操作數(shù)。50直接尋址由指令直接給出操作數(shù)的存儲(chǔ)地址。60寄存器間址由指令給出寄存器號(hào)，指定寄存器中存放者操作數(shù)據(jù)的存儲(chǔ)地址。61RISC精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，只采用使用頻度高、簡(jiǎn)單、執(zhí)行速度快的指令類型。62運(yùn)算器計(jì)算機(jī)中完成運(yùn)算功能的部件，由ALU和寄存器構(gòu)成。63海明距離在信息編碼中，兩個(gè)合法代碼對(duì)應(yīng)位上編碼不同的位數(shù)。64微程序存儲(chǔ)在控制存儲(chǔ)中的完成指令功能的程序，由微指令組成。65消息傳輸方式總線的信息傳輸方式之一，將總線需要傳送的數(shù)據(jù)信息、地址信息、和控制信息等組合成一個(gè)固定的數(shù)據(jù)結(jié)構(gòu)以猝發(fā)方式進(jìn)行傳輸。66多級(jí)中斷CPU在執(zhí)行中斷服務(wù)程序的過程中可以響應(yīng)級(jí)別更高的中斷請(qǐng)求。67時(shí)鐘周期由主頻脈沖定義得一個(gè)定長(zhǎng)的基本時(shí)間段，通常一個(gè)時(shí)鐘周期完成一步操作。68微程序控制器將執(zhí)行指令所需要的微命令以代碼形式編成微指令序列（微程序），存入一個(gè)控制存儲(chǔ)器，需要時(shí)從該存儲(chǔ)器中讀取。按這種方式工作的控制器稱為微程序控制器。69硬連接控制器由組合邏輯構(gòu)成的控制器，也稱組合電路控制器。組合邏輯電路是由“與”門、“或”門以及“非”門等電路構(gòu)成的不具有記憶能力的數(shù)字電路，70主設(shè)備申請(qǐng)并獲得總線控制權(quán)的設(shè)備，在收發(fā)雙方中主動(dòng)的一方。71同步通信方式在采用這種方式的總線傳輸中，各設(shè)備從一個(gè)公共的（統(tǒng)一的）時(shí)序信號(hào)中獲得定時(shí)信息（或由統(tǒng)一的時(shí)序信號(hào)進(jìn)行同步定時(shí)。）或指出其明顯特征是由一定頻率的時(shí)鐘信號(hào)定義了等間隔的時(shí)鐘周期。72總線一組可由多個(gè)部件分時(shí)共享的信息傳輸線。73程序查詢I/O方式啟動(dòng)I/O設(shè)備后，CPU程序查詢，若未準(zhǔn)備好則等待，若條件已具備則執(zhí)行I/O操作。74DMA方式直接依靠硬件實(shí)現(xiàn)主存與外設(shè)之間的數(shù)據(jù)直接傳輸，傳輸過程本身不需CPU程序干預(yù)。75、微程序控制采用與存儲(chǔ)程序類似的方法來解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作命令。76、存儲(chǔ)器帶寬每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位/秒來表示。77、RISCRISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，通過有限的指令條數(shù)簡(jiǎn)化處理器設(shè)計(jì)，已達(dá)到提高系統(tǒng)執(zhí)行速度的目的。78、中斷隱指令及功能中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動(dòng)完成的一條指令，其功能包括保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。三、填空題79軟件系統(tǒng)包括系統(tǒng)軟件和應(yīng)用軟件。80從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為指令周期81按照傳輸數(shù)據(jù)格式不同劃分，總線數(shù)據(jù)通信方式可分為串行總線和并行總線兩類。82對(duì)I/O數(shù)據(jù)傳送的控制方式，可分為程序直接控制方式、程序中斷方式、DMA方式、通道控制方式。83光盤的結(jié)構(gòu)包括光盤基片、存儲(chǔ)介質(zhì)和密封層。84系統(tǒng)軟件主要包括操作系統(tǒng)和語(yǔ)言處理程序及診斷程序等。85任何進(jìn)位計(jì)數(shù)制都包含基數(shù)和位權(quán)兩個(gè)基本要素。十六進(jìn)制的基數(shù)為16，其中第I位的權(quán)為16I。868421BCD碼中，十進(jìn)制數(shù)字“5”的BCD碼的前面加上奇校驗(yàn)位后，為10101。87設(shè)字長(zhǎng)8位（含1位符號(hào)位），真值X1011，則X原10001011。88在浮點(diǎn)加法算中，當(dāng)尾數(shù)需要右移時(shí)，應(yīng)進(jìn)行舍入處理。常用的舍入方法有0舍1入法和恒置1法這兩種。89按照存儲(chǔ)器的不同工作方式可以將存儲(chǔ)器分為隨機(jī)存取存儲(chǔ)器（RAM）、只讀存儲(chǔ)器（ROM）、順序存取存儲(chǔ)器（SAM）和直接存取存儲(chǔ)器（D。90有靜態(tài)RAM與動(dòng)態(tài)RAM可供選擇，在構(gòu)成大容量主存時(shí)，一般就選擇動(dòng)態(tài)RAM。91與靜態(tài)MOS型存儲(chǔ)器相比，動(dòng)態(tài)MOS型存儲(chǔ)器的最大特點(diǎn)是存儲(chǔ)信息需要不斷地刷新。92主存儲(chǔ)器進(jìn)行兩次連續(xù)、獨(dú)立的操作（讀/寫）之間所需的時(shí)間稱作主存讀/寫周期（TM。93程序訪問的局部性原理為CACHE的引入提供了理論依據(jù)。94某機(jī)器指令系統(tǒng)中，指令的操作碼為8位，則該指令系統(tǒng)最多可以有256種指令。95如果零地址指令的操作數(shù)在內(nèi)存中，則操作數(shù)地址隱式地由堆棧指針（SP）來指明。96如指令中給出形式地址為D，則間接尋址方式獲得操作數(shù)的有效地址為以D為地址的存儲(chǔ)單元。97如果說變址尋址方式主要是面向用戶的，那么基址尋址一般是面向系統(tǒng)的。98在CPU的狀態(tài)寄存器中，常設(shè)置以下狀態(tài)位零標(biāo)志位（Z），負(fù)標(biāo)志位（N），溢出標(biāo)志位（V）和進(jìn)位或借位標(biāo)志位（。99在組合邏輯控制器中，當(dāng)一條指令取出后，組合邏輯網(wǎng)絡(luò)的輸出分兩部分，其主要部分是產(chǎn)生執(zhí)行該指令所需的控制信號(hào)，另一部分送到時(shí)序計(jì)數(shù)器，以便在執(zhí)行步驟較短的情況下，控制下縮短指令的執(zhí)行時(shí)間。100在微程序控制中，一個(gè)節(jié)拍中所需要的一組微命令，被編成一條微指令。101系統(tǒng)總線是用來連接系統(tǒng)內(nèi)部各大部件的總線。102輸入輸出的目的是實(shí)現(xiàn)CPU和外設(shè)之間的信息傳送。103目前微機(jī)系統(tǒng)上使用的鼠標(biāo)器有兩種類型，一種是機(jī)械式的，另一種是光電式的。104在現(xiàn)有的外存儲(chǔ)器中，啟示密度最高的是光盤存儲(chǔ)器。105可以根據(jù)中斷源在系統(tǒng)中的位置，將中斷源分為內(nèi)部中斷和外部中斷兩類。一般運(yùn)算器除法錯(cuò)是內(nèi)中斷；鍵盤輸入請(qǐng)求中斷是外中斷。106在不改變中斷響應(yīng)次序的條件下，通過改寫中斷屏蔽字可以改變中斷處理次序。107在程序中斷控制方式中，雖有中斷請(qǐng)求，但為了保證禁止某些中斷以提供某一特定的服務(wù)，這可以由CPU中的中斷允許觸發(fā)器和為中斷源設(shè)置的中斷屏蔽觸發(fā)器控制實(shí)現(xiàn)。108通道程序在內(nèi)存中的首地址由通道地址字給出。109、某浮點(diǎn)數(shù)基值為2，階符1位，階碼3位，數(shù)符1位，尾數(shù)7位，階碼和尾數(shù)均用補(bǔ)碼表示，尾數(shù)采用規(guī)格化形式，用十進(jìn)制數(shù)寫出它所能表示的最大正數(shù)127，非0最小正數(shù)1/512，最大負(fù)數(shù)1/5121/32768，最小負(fù)數(shù)128。110、變址尋址和基址尋址的區(qū)別是在基址尋址中，基址寄存器提供基地址，指令提供偏移量；而在變址尋址中，變址寄存器提供偏移量，指令提供基地址。111、影響流水線性能的因素主要反映在訪存沖突和相關(guān)問題兩個(gè)方面。112、設(shè)機(jī)器數(shù)字長(zhǎng)為16位（含1位符號(hào)位）。若1次移位需10NS，一次加法需10NS，則補(bǔ)碼除法需300NS時(shí)間，補(bǔ)碼BOOTH算法最多需要310NS時(shí)間。113、CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫指令周期，它通常包含若干個(gè)機(jī)器周期，而后者又包含若干個(gè)時(shí)鐘周期。機(jī)器周期組成多級(jí)時(shí)序系統(tǒng)。四、簡(jiǎn)答題114簡(jiǎn)述主存與CACHE之間的映象方式?！敬鸢浮恐鞔媾cCACHE之間的映象方式有直接映象、全相聯(lián)印象、組相聯(lián)印象三種。直接映象是指主存儲(chǔ)器中的每個(gè)塊只能夠映象到CACHE中唯一一個(gè)指定塊的地址映象方式。全相聯(lián)映象是指每個(gè)主存塊都能夠映象到任一CACHE塊的地址映象方式。組相聯(lián)印象是直接映象和全相聯(lián)映象兩種方式的結(jié)合，它將存儲(chǔ)空間分成若干組，在組間采用直接映象方式，而在組內(nèi)采用全相聯(lián)印象方式。115簡(jiǎn)述存儲(chǔ)器間接尋址方式的含義，說明其尋址過程?！敬鸢浮亢x操作數(shù)的地址在主存儲(chǔ)器中，其存儲(chǔ)器地址在指令中給出。尋址過程從指令中取出存儲(chǔ)器地址，根據(jù)這個(gè)地址從存儲(chǔ)器中讀出操作數(shù)的地址，再根據(jù)這個(gè)操作數(shù)的地址訪問主存，讀出操作數(shù)。116微程序控制器主要由哪幾部分構(gòu)成它是如何產(chǎn)生控制信號(hào)的【答案】微程序控制器主要由控制存儲(chǔ)器、微指令寄存器IR、微地址寄存器AR、地址轉(zhuǎn)移邏輯等構(gòu)成。操作控制信號(hào)的產(chǎn)生事先把操作控制信號(hào)以代碼形式構(gòu)成微指令，然后存放到控制存儲(chǔ)器中，取出微指令時(shí)，其代碼直接或譯碼產(chǎn)生操作控制信號(hào)。117簡(jiǎn)述提高總線速度的措施。【答案】從物理層次1增加總線寬度；2增加傳輸?shù)臄?shù)據(jù)長(zhǎng)度；3縮短總線長(zhǎng)度；4降低信號(hào)電平；5采用差分信號(hào)；6采用多條總線。從邏輯層次1簡(jiǎn)化總線傳輸協(xié)議；2采用總線復(fù)用技術(shù)；3采用消息傳輸協(xié)議。118簡(jiǎn)述中斷方式的接口控制器功能?！敬鸢浮恐袛喾绞降慕涌诳刂破鞴δ苣芟駽PU發(fā)出中斷請(qǐng)求信號(hào)；能發(fā)出識(shí)別代碼提供引導(dǎo)CPU在響應(yīng)中斷請(qǐng)求后轉(zhuǎn)入相應(yīng)服務(wù)程序的地址；CPU要能夠?qū)χ袛嗾?qǐng)求進(jìn)行允許或禁止的控制；能使中斷請(qǐng)求參加優(yōu)先級(jí)排隊(duì)。119CPU與DMA訪問內(nèi)存沖突的裁決的方法有哪些【答案】CPU等待DMA的操作；DMA乘存儲(chǔ)器空閑時(shí)訪問存儲(chǔ)器；CPU與DMA交替訪問存儲(chǔ)器。1208位無符號(hào)整數(shù)和8位定點(diǎn)原碼整數(shù)的表示范圍分別是多少參考要點(diǎn)8位無符號(hào)整數(shù)的范圍0255。8位定點(diǎn)原碼整數(shù)的范圍127127。121在浮點(diǎn)數(shù)中，階碼的正負(fù)和尾數(shù)的正負(fù)各代表什么含意對(duì)實(shí)際數(shù)值的正負(fù)與大小有何影響參考要點(diǎn)階碼為正，表示將尾數(shù)擴(kuò)大。階碼為負(fù)，表示將尾數(shù)縮小。尾數(shù)的正負(fù)代表浮點(diǎn)數(shù)的正負(fù)。122SRAM依靠什么存儲(chǔ)信息DRAM依靠什么存儲(chǔ)信息何為存“0”何為存“1”參考要點(diǎn)SRAM依靠雙穩(wěn)態(tài)電路（內(nèi)部交叉反饋）存儲(chǔ)信息，其中一種穩(wěn)態(tài)為0，另一種穩(wěn)態(tài)則為1。DRAM依靠電容暫存電荷存儲(chǔ)信息，充電至高電平為1，放電至低電平為0。123、靜態(tài)存儲(chǔ)器依靠什么存儲(chǔ)信息動(dòng)態(tài)存儲(chǔ)器又依靠什么原理存儲(chǔ)信息試比較它們的優(yōu)缺點(diǎn)參考要點(diǎn)靜態(tài)存儲(chǔ)器以雙穩(wěn)態(tài)觸發(fā)器為存儲(chǔ)信息的物理單元，依靠?jī)?nèi)部交叉反饋保存信息。速度較快，不需動(dòng)態(tài)刷新，但集成度稍低，功耗大。動(dòng)態(tài)存儲(chǔ)器依靠電容上暫存電荷來存儲(chǔ)信息，電容上有電荷為1，無電荷為0。集成度高，功耗小，速度悄慢，需定時(shí)刷新。124存儲(chǔ)器芯片中采用地址復(fù)用技術(shù)有什么優(yōu)點(diǎn)參考要點(diǎn)要增加一存儲(chǔ)器芯片的容量時(shí)，其所需的地址線也要隨之增加，如果采用地址復(fù)用技術(shù)，將把地址分批送入芯片。這樣可以保證不增加芯片的地址引腳，從而保證芯片的外部封裝不變。125在“CACHE主存輔存”三級(jí)存儲(chǔ)體系中，“CACHE主存”結(jié)構(gòu)與“主存輔存”結(jié)構(gòu)的引入各為了解決什么問題參考要點(diǎn)“CACHE主存”結(jié)構(gòu)的引入是為了解決主存與CPU速度不匹配的問題?！爸鞔孑o存”結(jié)構(gòu)的引入是為了解決主存儲(chǔ)器容量不足的問題。126在CPU中，哪些寄存器屬于控制用的指令部件它們各起什么作用參考要點(diǎn)程序計(jì)數(shù)器PC，提供取指地址，從而控制程序執(zhí)行順序。指令寄存器IR，存放現(xiàn)行指令，作為產(chǎn)生各種微操作命令的基本邏輯依據(jù)。狀態(tài)寄存器SR，記錄程序運(yùn)行結(jié)果的某些特征標(biāo)志，或用來設(shè)置程序運(yùn)行方式與優(yōu)先級(jí)。參與形成某些微操作命令。127微程序控制器如何產(chǎn)生微指令微指令、微程序與機(jī)器指令之間的對(duì)應(yīng)關(guān)系如何參考要點(diǎn)微程序控制器是從控制存儲(chǔ)器中讀取微指令，從而產(chǎn)生微指令。一條微指令包含的微指令控制實(shí)現(xiàn)一步（一個(gè)時(shí)鐘周期）操作，若干條微指令組成的一段微程序解釋執(zhí)行一條機(jī)器指令，整個(gè)微程序?qū)崿F(xiàn)指令系統(tǒng)功能。128總線接口的分類方法有哪幾類請(qǐng)分別按這幾種方法說明接口的分類。參考要點(diǎn)按數(shù)據(jù)傳送的格式分為串行接口、并行接口。按時(shí)序控制方式分為中斷接口、DMA接口、程序查詢方式接口。129何謂存儲(chǔ)總線何謂I/O總線各有何特點(diǎn)參考要點(diǎn)存儲(chǔ)總線是連接CPU和主存儲(chǔ)器之間的專用總線，速度高。I/O總線是連接主機(jī)（CPU、M）與I/O設(shè)備之間的總線，可擴(kuò)展性好。130何謂同步傳送方式何謂異步傳送方式參考要點(diǎn)同步方式數(shù)據(jù)傳送由一個(gè)統(tǒng)一的時(shí)序信號(hào)同步定時(shí)（或從同一個(gè)公共的時(shí)鐘信號(hào)中獲得定時(shí)信號(hào)）。有固定的時(shí)鐘周期、總線周期劃分。異步方式數(shù)據(jù)傳送用應(yīng)答方式實(shí)現(xiàn)，沒有時(shí)鐘周期劃分；總線周期根據(jù)實(shí)際需要而定，需長(zhǎng)則長(zhǎng)、能短則短。131計(jì)算機(jī)系統(tǒng)中異步控制方式的三個(gè)主要特點(diǎn)是什么參考要點(diǎn)系統(tǒng)中沒有統(tǒng)一的時(shí)鐘，各部件有自己的時(shí)鐘信號(hào)，各個(gè)微操作的進(jìn)行是采用應(yīng)答方式工作。132在字符顯示器中，何時(shí)訪問一次字符發(fā)生器其地址碼如何形成參考要點(diǎn)每當(dāng)點(diǎn)（列）計(jì)數(shù)器一個(gè)計(jì)數(shù)循環(huán)后，就訪問一次緩沖存儲(chǔ)器，緊跟著訪問一次字符發(fā)生器。由緩沖存儲(chǔ)器讀出的字符代碼作為高位地址，線（行）計(jì)數(shù)器的計(jì)數(shù)值作為低位地址。133請(qǐng)說明常見的中斷處理程序入口產(chǎn)生方法。參考要點(diǎn)現(xiàn)在普遍采用向量中斷方式將各中斷處理程序入口地址組織在中斷向量表中，存在主存中的一段特定區(qū)域；獲得批準(zhǔn)的中斷源向CPU送入一個(gè)編碼（如中斷類型碼），CPU將它變換為一個(gè)向量地址；據(jù)此訪問中斷向量表，從中讀取處理程序入口地址。134以DMA方式實(shí)現(xiàn)傳送，大致可分為哪幾個(gè)階段參考要點(diǎn)DMA傳送前的預(yù)置階段（DMA初始化）數(shù)據(jù)傳送階段（DMA傳送）傳送后的結(jié)束處理135請(qǐng)比較說明中斷方式與DMA方式的異同（產(chǎn)生方式、處理方式、應(yīng)用場(chǎng)合等方面）。參考要點(diǎn)相同點(diǎn)二者都由隨機(jī)請(qǐng)求引起。不同點(diǎn)中斷方式通過執(zhí)行處理程序進(jìn)行處理，DMA方式直接依靠硬件實(shí)現(xiàn)數(shù)據(jù)直傳。中斷方式可處理復(fù)雜事件、控制中低速I/O操作，DMA方式適于簡(jiǎn)單的、高速的數(shù)據(jù)批量傳送。五、計(jì)算題136將二進(jìn)制數(shù)101101101轉(zhuǎn)換為十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)?！敬鸢浮浚?）先將101101101B展開成多項(xiàng)式101101101B12512312212012112345625（2）101101101B555O（3）101101101B2DAH137已知X原10110101，求真值X及其X的補(bǔ)碼和反碼?！敬鸢浮浚?）真值0110101（2）X補(bǔ)11001011（3）X反11001010138某計(jì)算機(jī)字長(zhǎng)為8位，X001011，要求用補(bǔ)碼算術(shù)移位方法求得下列機(jī)器數(shù)（1）05X補(bǔ)（2）2X補(bǔ)（3）025X補(bǔ)【答案】X補(bǔ)11010100X補(bǔ)算術(shù)右移1位得1/2補(bǔ)11101010X補(bǔ)算術(shù)左移1位得2X補(bǔ)101010001/2X補(bǔ)算術(shù)右移1位得1/4X補(bǔ)11110101139已知X10101110，Y10010111，求（1）XY（2）XY【答案】（1）XY101011101001011110111111（2）XY101011101001011110000110140用原碼加減交替除法求X/Y，X5，Y2。寫出分步計(jì)算過程及答案（商、余數(shù)）?！敬鸢浮縓5，則|X|00000101（擴(kuò)展為8位）Y2，則|Y|0010、|Y|1110結(jié)果商00102210余0001141、用原碼恢復(fù)余數(shù)法進(jìn)行73運(yùn)算。要求寫出每一步運(yùn)算過程及運(yùn)算結(jié)果?！敬鸢浮?的原碼0111，3的原碼0011，結(jié)果符號(hào)是000原碼恢復(fù)余數(shù)法求7/3的分步運(yùn)算過程。所以，商是0010，即2；余數(shù)是0001，即1。六、設(shè)計(jì)題142、畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。DMA方式接口電路的基本組成框圖如下以數(shù)據(jù)輸入為例，具體操作如下從設(shè)備讀入一個(gè)字到DMA的數(shù)據(jù)緩沖寄存器BR中，表示數(shù)據(jù)緩沖寄存器“滿”（如果I/O設(shè)備是面向字符的，則一次讀入一個(gè)字節(jié)，組裝成一個(gè)字）；設(shè)備向DMA接口發(fā)請(qǐng)求（DREQ）；DMA接口向CPU申請(qǐng)總線控制權(quán)（HRQ）；CPU發(fā)回HLDA信號(hào)，表示允許將總線控制權(quán)交給DMA接口；將DMA主存地址寄存器中的主存地址送地址總線；通知設(shè)備已被授予一個(gè)DMA周期（DACK），并為交換下一個(gè)字做準(zhǔn)備；將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線；命令存儲(chǔ)器作寫操作；修改主存地址和字計(jì)數(shù)值；判斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計(jì)數(shù)器溢出），則向CPU申請(qǐng)程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。143單總線CPU結(jié)構(gòu)如圖所示，其中有運(yùn)算部件ALU、寄存器Y和Z，通用寄存器R0R3、指令寄存器IR、程序計(jì)數(shù)器PC、主存地址寄存器MAR和主存數(shù)據(jù)寄存器MDR等部件。試擬出轉(zhuǎn)移指令JMPA的讀取和執(zhí)行流程?！痉治觥繑M出任意一條指令讀取和執(zhí)行流程，前三步都完全一樣，即讀取指令的步驟都一樣。PC一MAR送指令地址PC1一PC計(jì)算下一條指令的地址DBUS一MDR，MDR一IR讀入指令考試時(shí)，無論如何，也要寫上這三步。執(zhí)行流程根據(jù)指令的含義來寫，JMPA指令的含義是程序跳轉(zhuǎn)至指令PC中存放的地址值加上指令中給出的偏移量所得的地址，即IR（地址段）PC一PC，根據(jù)指令的含義和單總線結(jié)構(gòu)的特點(diǎn)就可以寫出指令執(zhí)行流程?！敬鸢浮縋C一MARPC1一PCDBUS一MDR，MDR一IRPC一YIR（地址段）Y一ZZ一PC145用64K16位/片的SRAM存儲(chǔ)器芯片設(shè)計(jì)一個(gè)總?cè)萘繛?56K32位存儲(chǔ)器，CPU地址總線為A19A0低位，雙向數(shù)據(jù)總線D31D0低位，讀寫控制信號(hào)為，芯片的片選控制信號(hào)為。請(qǐng)寫出片選信號(hào)邏輯式，繪出該存儲(chǔ)器邏輯框圖，注明各信號(hào)線。【分析】用64K16位片的RAM存儲(chǔ)芯片構(gòu)成一個(gè)256K32位的存儲(chǔ)器，所需的芯片數(shù)量為256K32/64