福建農(nóng)林大學(xué)數(shù)邏實驗(含數(shù)據(jù))

1、 福建農(nóng)林大學(xué)計算機與信息學(xué)院信息工程類實驗報告課程名稱：數(shù)字邏輯姓 名：系：電子信息工程專 業(yè)：電子信息工程年 級：學(xué) 號：指導(dǎo)教師：職 稱：講師2016年 5月25日實驗項目列表序號實驗項目名稱成績指導(dǎo)教師1實驗1 TTL集成門電路邏輯功能測試2實驗2 譯碼器和數(shù)據(jù)選擇器3實驗3 組合邏輯電路的設(shè)計4實驗4 集成觸發(fā)器及其應(yīng)用5實驗5 集成計數(shù)器67891011121314151617181920福建農(nóng)林大學(xué)計算機與信息學(xué)院信息工程類實驗報告系： 電子信息工程 專業(yè)： 電子信息工程 年級： 姓名： 學(xué)號： 實驗課程：數(shù)字邏輯實驗室號：_ 實驗設(shè)備號： 實驗時間： 指導(dǎo)教師簽字： 成績： 實

2、驗1 TTL集成門電路邏輯功能測試一、實驗?zāi)康?. 了解 TTL 與非門電路的主要參數(shù)。2. 掌握 TTL 與非門電路的主要參數(shù)和傳輸特性的測試方法。3. 熟悉 TTL 門電路的邏輯功能的測試方法。二、實驗儀器與器件1. 數(shù)字電路實驗箱1個2. 萬用表 1只3. 示波器 1臺4. 元器件與非門 74LS00 2片非門 74LS04 1片電阻、電容若干三、實驗原理TTL 門電路是最簡單、最基本的數(shù)字集成電路元件，利用其通過適當(dāng)?shù)慕M合連接便可以構(gòu)成任何復(fù)雜的組合電路。因此，掌握 TTL 門電路的工作原理，熟練、靈活地使用它們是數(shù)字技術(shù)工作者必備的基本功之一。本實驗采用四“與非門” 74LS00，其

3、引腳排列如圖 1-1 所示，它共有四組獨立的“與非”門，每組有兩個輸入端，一個輸出端。各組的構(gòu)造和邏輯功能相同，現(xiàn)以其中的一組加以說明：TTL 與非門的電路結(jié)構(gòu)如圖 1-2 所示， 和為輸入端，為輸出端。與非門的邏輯表達式為 =()。當(dāng)、 均為高電平時， 為低電平“0”；、 中有一個為低電平或二者均為低電平時，為高電平"1"。四與非門 74LS00 的主要參數(shù)有：1）扇出系數(shù)O：電路正常工作時能帶動的同類門的數(shù)目稱為扇出系數(shù)O 。2）輸出高電平OH ：一般OH 2.4V.3）輸出低電平OL ：一般OL 0.4V.4）高電平輸入電流IH ：指當(dāng)一個輸入端接高電平，而其它輸入端

4、接地時從電源流過高電平輸入端的電流。5）低電平輸入電流IL（或輸入短路電流 RD )：指當(dāng)一個輸入端接地，而其它輸入端懸空時低電平輸入端流向地的電流。6） 電壓傳輸特性曲線和關(guān)門電平OFF：圖 1-3 所表示的iO 關(guān)系曲線稱為電壓傳輸特性曲線。使輸出電壓剛剛達到低電平時的最低輸入電壓稱為開門電平ON 。使輸出電壓剛剛達到規(guī)定高電平時的最高輸入電壓稱為關(guān)門電平OFF 。7）空載導(dǎo)通功耗ON ：指輸入全部為高電平、輸出為低電平且不帶負載時的功率損耗。8）空載截止功耗OFF ：指輸入有低電平、輸出為高電平且不帶負載時的功率損耗。四、實驗內(nèi)容及步驟1. TTL 與非門參數(shù)的測試(1) 輸出高電平OH

5、 的測試TTL 與非門的輸出高電平OH 的測試電路如圖1-4 所示，把與非門兩輸入端中的一個或兩者全部接地，用萬用表測出的輸出端電壓為OH，在測量中如果電壓值 2.4V，記作“1”；若測量值 0.4，記作“0”。測出四組數(shù)據(jù)，將其填入表 1-1。表1-1 VOH和VOL的測試結(jié)果 5.07 5.07 1 1 0 0 0 0與非門1234VON(V)5.075.075.075.07VOL(V)0.160.160.160.16(2) 輸出低電平OL 測試 TTL 與非門的輸出低電平OL 的電路如圖 1-5 所示，輸入端全部懸空，測出輸入端電壓即為OL，將測量的四組數(shù)據(jù)填入表 1-1。(3) 低電平

6、輸入電流IL按圖 1-6 連接電路，則從電流表上讀出的電流就是與非門的低電平輸入電流。用萬用表分別測出集成塊 74LS00 中各與非門不同輸入端接地時的電流IL，并將其測量的結(jié)果填入表 1-2 中。圖1-6 IIL測試電路 圖1-7 IIH測試電路 0 0 0 0 0 0 0 0管腳12459101213IIL (mA)0.0080.0080.0080.0080.0080.0080.0080.008(4) 高電平輸入電流IH按圖 1-7 連接電路，測量并記錄與非門的高電平輸入電流IH ，IH 9.74A 。(5) 空載導(dǎo)通功耗ON：如圖 1-8 所示，從 +5V 電源輸出處用萬用表測出電流ON

7、 就可以按下式求出空載導(dǎo)通功耗ON：ON =CC ·ONCC 5V ；ON 1.37mA ；ON = 6.85 x 10-3W 。圖1-8 PON測試電路圖 圖1-9 POFF測試電路(6) 空載截止功耗OFF：如圖 1-9 所示，將芯片所有輸入端接地，從 +5V 電源輸出處用萬用表測出電流OFF，就可以按下式求出空載截止功耗OFF： OFF =CC ·OFFCC 5V ；OFF 1.05mA ；OFF = 5.25 x 10-3W 。2、測試74LS04（六非門）的邏輯功能如圖1-10、圖1-11是74LS04六反相器結(jié)構(gòu)和引腳結(jié)構(gòu)。圖1-10 74LS04六反相器結(jié)構(gòu)

8、圖1-11 74LS04引腳結(jié)構(gòu) 將74LS04正確接入DIP插座，注意識別1腳位置（集成塊正面放置且缺口向左，則左下角為1腳），輸入端接邏輯電平輸出插口，輸出端接邏輯電平顯示，撥動邏輯電平開關(guān)，根據(jù)LED發(fā)光二極管亮與滅，檢測非門的邏輯功能，結(jié)果填入表1-3中。表1-3 非門邏輯功能表AY01（亮）10（滅）3、測試74LS00（四2輸入端與非門）邏輯功能 圖1-12 74LS00結(jié)構(gòu)74LS00結(jié)構(gòu)如圖1-12所示。將74LS00正確接入DIP插座，注意識別1腳位置（集成塊正面放置且缺口向左，則左下角為1腳），輸入端接邏輯電平輸出插口，輸出端接邏輯電平顯示，撥動邏輯電平開關(guān)，根據(jù)LED發(fā)光

9、二極管亮與滅，檢測與非門的邏輯功能，結(jié)果填入表1-4中。表1-4 與非門邏輯功能表 ABY001（亮）011（亮）101（亮）110（滅）4、利用與非門組成其他邏輯門電路組成與門電路將74LS00中任意兩個與非門組成如圖1-13所示的與門電路，輸入端接邏輯電平開關(guān)，輸出端接指示燈LED，撥動邏輯開關(guān)，觀察指示燈LED的亮與滅，測試其邏輯功能，結(jié)果填入表1-5中。圖1-13 與門電路連接圖表1-5 與門真值表ABY000010100111組成或門電路將74LS00中任選三個與非門組成如圖1-14所示的或門電路，輸入端接邏輯電平開關(guān)，輸出端接指示燈LED，撥動邏輯開關(guān)，觀察指示燈LED的亮與滅，測

10、試其邏輯功能，結(jié)果填入表1-6中。圖1-14或門電路連接圖表1-6 或門真值表ABY000011101111組成異或門電路將74LS00中的與非門按照下圖所示的電路連線，輸入端接邏輯電平開關(guān)，輸出端接指示燈LED，撥動邏輯開關(guān)，觀察指示燈LED的亮與滅，測試其邏輯功能，結(jié)果填入下表中。圖1-15 異或門電路連接圖表1-7 異或門真值表ABY000011101110五、實驗數(shù)據(jù)處理與分析由實驗數(shù)據(jù)得：74LS04芯片的邏輯功能為取非。由實驗數(shù)據(jù)得：74LS00芯片的功能是與非。由實驗4.1數(shù)據(jù)得：Y=AB由實驗4.2數(shù)據(jù)得：=A+B由實驗4.3數(shù)據(jù)得：Y=AB+AB六、質(zhì)疑、建議、問題討論1、在

11、實驗中遇到發(fā)光二極管損壞不能得出正確結(jié)果，因此在實驗前，應(yīng)先用萬用便測試所用芯片的管腳、導(dǎo)線、發(fā)光二極管等是否能正常工作，防止外在因素影響實驗結(jié)果。 2、對于TTL電路輸入端負載特性可知，懸空時候相當(dāng)于Ri=，所以相當(dāng)于高電平。3、 TTL或非門閑置輸入端的處置方法是與其他輸入端并聯(lián)：接地。4、 測量TTL與非門輸出低電平時候要加負載，因為要求集成塊有一定的帶負載能力，而TTL與非門輸出低電平時候會有較大負載電流。R很小會使得負載電流過大，無法得出正常的輸出低電平。福建農(nóng)林大學(xué)計算機與信息學(xué)院信息工程類實驗報告系： 電子信息工程 專業(yè)： 電子信息工程 年級： 姓名： 學(xué)號： 實驗課程：數(shù)字邏輯

12、實驗室號：_ 實驗設(shè)備號： 實驗時間： 指導(dǎo)教師簽字： 成績： 實驗2 譯碼器和數(shù)據(jù)選擇器一、實驗?zāi)康暮鸵?、掌握3-8線譯碼器邏輯功能和使用方法。2、掌握數(shù)據(jù)選擇器的邏輯功能和使用方法。二、實驗儀器與器件1. 數(shù)字電路實驗箱1個2. 集成電路74LS138 3-8線譯碼器 2片74LS151 8選1數(shù)據(jù)選擇器 1片三、實驗原理譯碼的功能是將具有特定含義的二進制碼進行辨別，并轉(zhuǎn)換成控制信號，具有譯碼功能的邏輯電路稱為譯碼器。譯碼器在數(shù)字系統(tǒng)中有廣泛的應(yīng)用，不僅用于代碼的轉(zhuǎn)換，終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號等。不同的功能可選用不同種類的譯碼器。圖2-1表示二進制譯碼器

13、的一般原理圖。圖2-1 二進制譯碼器的一般原理圖它具有n個輸入端，2n個輸出端和一個使能輸入端。在使能輸入端為有效電平時，對應(yīng)每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端則為非有效電平。每一個輸出所代表的函數(shù)對應(yīng)于n個輸入變量的最小項。二進制譯碼器實際上也是負脈沖輸出的脈沖分配器，若利用使能端中的一個輸入端輸入數(shù)據(jù)信息，器件就成為一個數(shù)據(jù)分配器（又稱為多路數(shù)據(jù)分配器）。1、3-8線譯碼器74LS138圖2-2為74LS138的引腳排列圖，它有三個地址輸入端A、B、C，它們共有8種狀態(tài)的組合，即可譯出8個輸出信號Y0-Y7。另外它還有三個使能輸入端G1、G2A、G2B。 圖2-2 7

14、4LS138的引腳排列圖圖 2-3 74LS151的引腳圖2、數(shù)據(jù)選擇器74LS151數(shù)據(jù)選擇是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。74LS151是典型的集成電路數(shù)據(jù)選擇器，它有3個地址輸入端CBA，可選擇D0D7，這8個數(shù)據(jù)源，具有兩個互補輸出端，同相輸出端Y和反相輸出端W。其引腳圖如圖2-3所示。四、實驗內(nèi)容及實驗數(shù)據(jù)記錄1、74LS138譯碼器邏輯功能測試在數(shù)字邏輯電路實驗箱IC插座模塊中找一個16PIN的插座插上芯片74LS138并在16PIN插座的第8腳接上實驗箱的地（GND），第16腳接上電源（Vcc）。將74LS13

15、8的控制輸入端和輸入端接邏輯電平輸出，將輸出端Y0 Y7分別接到邏輯電平顯示的8個發(fā)光二極管上，逐次撥動對應(yīng)的開關(guān)，根據(jù)發(fā)光二極管顯示的變化，測試74LS138的邏輯功能，填入表2-1。 表2-174LS138的測試功能表輸入輸出CBA11111111111111111101111111110000011111110100001111111011000101111101110001111110111100100111011111001011101111110011010111111100111011111112、用74LS138實現(xiàn)邏輯函數(shù)一個3-8線譯碼器能產(chǎn)生3變量函數(shù)的全部最小項，利用這

16、一點能夠很方便的實現(xiàn)3變量邏輯函數(shù)。請設(shè)計實現(xiàn)了，畫出邏輯圖。 . 3、4線-16線譯碼器兩片74LS138組合成4線-16線譯碼器，如圖2-4所示。圖2-4 兩片74LS138組合成4線-16線譯碼器按圖2-4連線：由于實驗箱上僅僅提供8個邏輯電平顯示燈，該步實驗一共有16個輸出端，因此要靈活選用。例如先把低8位輸出接邏輯電平顯示輸入。D3接“0”，控制D2，D1，D0的輸入情況，可看出低8位的不同顯示情況。然后把高8位代替低8位接邏輯電平顯示輸入。D3接“1”，控制D2，D1，D0的輸入情況，可看高8位的不同顯示情況。4個輸入端接邏輯電平輸出。逐項測試電路的邏輯功能，請自擬真值表，記錄實驗

17、結(jié)果。D3D2D1D0Y'15Y'14Y'13Y'12Y'11Y'10Y'9Y'8Y'7Y'6Y'5Y'4Y'3Y'2Y'1Y'0000011111111111111100001111111111111110100101111111111111011001111111111111101110100111111111110111101011111111111011111011011111111101111110111111111110111111110001111111

18、011111111100111111101111111111010111110111111111110111111011111111111 4、74LS151譯碼器邏輯功能測試在數(shù)字邏輯電路實驗箱IC插座模塊中找一個16PIN的插座插上芯片74LS151并在16PIN插座的第8腳接上實驗箱的地（GND），第16腳接上電源（Vcc）。將74LS151的控制輸入端和數(shù)據(jù)輸入端D0D7接邏輯電平輸出，將輸出端Y接到邏輯電平顯示的發(fā)光二極管上，逐次撥動對應(yīng)的開關(guān)，根據(jù)發(fā)光二極管顯示的變化，測試74LS151的邏輯功能，將實驗結(jié)果填入表2-2。表2-2 74LS151邏輯功能測試表輸入輸出CBA1000

19、00D00001D10010D20011D30100D40101D50110D60111D7五、實驗數(shù)據(jù)處理與分析 74LS138譯碼器邏輯功能測試結(jié)果如上，與理論值相符；用74LS138實現(xiàn)邏輯函數(shù)、組合邏輯電路測試結(jié)果如上，均與理論值相符；74LS151譯碼器邏輯功能測試結(jié)果如上，與理論值相符。 6、 質(zhì)疑、建議、問題討論 實驗結(jié)果燈是否亮與實際的情況不同。剛好相反。因為74LS138輸出結(jié)果是取反。所以剛好與實際相反。福建農(nóng)林大學(xué)計算機與信息學(xué)院信息工程類實驗報告系： 電子信息工程 專業(yè)： 電子信息工程 年級： 姓名： 學(xué)號： 實驗課程：數(shù)字邏輯實驗室號：_ 實驗設(shè)備號： 實驗時間： 指

20、導(dǎo)教師簽字： 成績： 實驗3 組合邏輯電路的設(shè)計一、實驗?zāi)康?. 掌握組合邏輯電路的設(shè)計方法。2. 學(xué)會用基本門電路和常用組合邏輯電路圖3-1 組合邏輯電路的設(shè)計流程實現(xiàn)組合邏輯電路。二、實驗儀器與器件1. 數(shù)字電路實驗箱1個2. 集成電路輸入四與非門74LS00 2片四輸入二與非門74LS20 2片 反向器74LS041片 數(shù)據(jù)選擇器74LS151 1片 譯碼器 74LS138 1片三、實驗原理組合邏輯電路的設(shè)計流程如圖 3-1 所示。先根據(jù)實際的邏輯問題進行邏輯抽象，定義邏輯狀態(tài)的含義，再按照要求給出事件的因果關(guān)系列出真值表。然后用代數(shù)法或卡諾圖化簡，求出最簡的邏輯表達式。并按照給定的邏輯

21、門電路實現(xiàn)簡化后的邏輯表達式，畫出邏輯電路圖。最后驗證邏輯功能。四、實驗內(nèi)容及步驟1、設(shè)計一個半加器，其輸入為A、B為兩個加數(shù)，輸出為半加和S及進位C。根據(jù)要求用小規(guī)模集成器件與非門設(shè)計出最簡的邏輯電路。并用 TTL 與非門組成上面的邏輯電路。輸入接邏輯開關(guān)，輸出接邏輯電平顯示端口，驗證其邏輯功能。（要求：在下面空白區(qū)域?qū)懗霭爰悠鞯恼嬷当?、邏輯函?shù)表達式、邏輯函數(shù)的最簡式，做邏輯函數(shù)得變換，畫出邏輯電路圖(選用的器件型號應(yīng)標(biāo)出)，并記錄實驗數(shù)據(jù)。）邏輯函數(shù)：Y=AB+AB=(AB)(AB) CO=AB邏輯電路圖：1個反向器，1片74SL00芯片 1實驗電路連線：實驗數(shù)據(jù)：ABYCO000001

22、1010101101實驗數(shù)據(jù) 1 2、設(shè)計一個密碼鎖，鎖上有三個按鍵、，當(dāng)兩個或兩個以上的按鍵同時按下時，鎖能被打開。用邏輯電平顯示燈亮來替代鎖，當(dāng)符合上述條件時，將使邏輯電平顯示燈亮，否則燈滅。根據(jù)要求設(shè)計出最簡的邏輯電路。并用TTL 與非門電路組成上面的邏輯電路。輸入接邏輯開關(guān)，輸出接邏輯電平顯示端口，驗證其邏輯功能。（要求：在下面空白區(qū)域?qū)懗雒艽a鎖的真值表、邏輯函數(shù)表達式、邏輯函數(shù)的最簡式，做邏輯函數(shù)得變換，畫出邏輯電路圖(選用的器件型號應(yīng)標(biāo)出)，并記錄實驗數(shù)據(jù)。）邏輯函數(shù)：Y=ABC+ABC+ABC+ABC=BC+AC+AB=(BC)(AC)(AB)邏輯電路圖：1片74SL00芯片，1

23、片74SL20芯片 1實驗電路連線：實驗數(shù)據(jù)：ABCY00000010010001111000101111011111實驗數(shù)據(jù) 2 3、設(shè)計用3個開關(guān)控制一個電燈的邏輯電路，要求改變?nèi)魏我粋€開關(guān)的狀態(tài)都能控制電燈由亮變滅或者由滅變亮。要求用數(shù)據(jù)選擇器來實現(xiàn)。（要求：在下面空白區(qū)域?qū)懗鰯?shù)據(jù)選擇器的邏輯函數(shù)表達式、邏輯函數(shù)的最簡式，做邏輯函數(shù)得變換，畫出邏輯電路圖(選用的器件型號應(yīng)標(biāo)出)，并記錄實驗數(shù)據(jù)。邏輯函數(shù)：Y=ABC+ABC+ABC+ABC=D0C+D1C+D2C+D3C邏輯電路圖：1片74SL151芯片 1實驗電路連線：實驗數(shù)據(jù)：ABCY0000001101010110100110101

24、1001111實驗數(shù)據(jù) 34、設(shè)計一個全加器，要求用譯碼器和與非門來實現(xiàn)。（要求：在下面空白區(qū)域?qū)懗鲎g碼器的邏輯函數(shù)表達式、邏輯函數(shù)的最簡式，做邏輯函數(shù)得變換，畫出邏輯電路圖(選用的器件型號應(yīng)標(biāo)出)，并記錄實驗數(shù)據(jù)。）邏輯函數(shù)：S=ABCL+ABCL+ABCL+ABCL=(ABCL)(ABCL)(ABCL)(ABCL)CO=ABCL+ABCL+ABCL+ABCL=(AB)(ACL)(BCL)邏輯電路圖：1片74SL20芯片，1片74SL138芯片，1個反向器實驗電路連線：實驗數(shù)據(jù)：CLABSCO0000000110010100110110010101011100111111實驗數(shù)據(jù)4五、實驗數(shù)

25、據(jù)處理與分析、并總結(jié)組合邏輯電路的設(shè)計方法。 實驗數(shù)據(jù)與真值表相符，可依據(jù)真值表設(shè)計組合電路。 由此設(shè)計出電路：用74SL00芯片的三個與非門和反向器的2個非門組合得到輸出Y用74SL00芯片的一個與非門和反向器的1個非門組合得到輸入CO實驗數(shù)據(jù)與真值表相符，可依據(jù)真值表設(shè)計組合電路。由此設(shè)計出電路：用74SL00芯片的三個與非門和74SL20芯片的一個四輸入與非門組合成邏輯電路。實驗數(shù)據(jù)與真值表相符，可依據(jù)真值表設(shè)計組合電路。由此設(shè)計出電路：用74SL151芯片將D0，D3，D5，D6對應(yīng)的管腳接地，D1，D2，D4，D7接電源，輸出結(jié)果為Y。實驗數(shù)據(jù)與真值表相符，可依據(jù)真值表設(shè)計組合電路。

26、由此設(shè)計出電路：用1個74SL20芯片，1個74SL138芯片和1個反向器組合成邏輯電路。6、 質(zhì)疑、建議、問題討論 在設(shè)計用3個開關(guān)控制一個電燈的邏輯電路時，對于其真值表有困惑，經(jīng)過討論得知：初始ABC值為000，燈滅，改變?nèi)我庖粋€開關(guān)，燈亮，ABC的值可為001,010,100；再改變另外兩個開關(guān)中的一個，燈滅，ABC值可為011,101,110；最后改變剩下的最后一個開關(guān)，燈亮，ABC值為111 福建農(nóng)林大學(xué)計算機與信息學(xué)院信息工程類實驗報告系： 電子信息工程 專業(yè)： 電子信息工程 年級： 姓名： 學(xué)號： 實驗課程：數(shù)字邏輯實驗室號：_ 實驗設(shè)備號： 實驗時間： 指導(dǎo)教師簽字： 成績：

27、實驗4 集成觸發(fā)器及其應(yīng)用一、實驗?zāi)康?. 掌握基本 RS、D 和 JK 觸發(fā)器的邏輯功能及測試方法。2. 熟悉 D 和 JK 觸發(fā)器的觸發(fā)方法。3. 了解觸發(fā)器之間的相互轉(zhuǎn)換。二、實驗儀器與器件1. 數(shù)字電路實驗箱 1個2. 集成電路 與非門 74LS001片； 雙JK觸發(fā)器74LS1121片；雙D觸發(fā)器74LS741片。三、實驗原理觸發(fā)器是基本的邏輯單元，它具有兩個穩(wěn)定狀態(tài)，在一定的外加信號作用下可以由一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环€(wěn)定態(tài)；無外加信號作用時，將維持原狀態(tài)不變。因為觸發(fā)器是一種具有記憶功能的二進制存貯單元，所以是構(gòu)成各種時序電路的基本邏輯單元。1. 基本 RS 觸發(fā)器由兩個與非門構(gòu)成

28、一個 RS 觸發(fā)器如圖 4-1所示。其邏輯功能如下：(1) 當(dāng)=1 時，觸發(fā)器保持原先的 1 或 0 狀態(tài)不變。(2) 當(dāng)= 1，= 0 時，觸發(fā)器被復(fù)位到“0”狀態(tài)。(3) 當(dāng)= 0，= 1 時，觸發(fā)器被置位于“1”狀態(tài)。(4) 當(dāng)= 0，爾后若和同時再由“0”變成“1”，則 Q 的狀態(tài)有可能為 1，也可能為 0，完全由各種偶然因素決定其最終狀態(tài)，所以說此時觸發(fā)器狀態(tài)不確定。基本RS 觸發(fā)器的特性方程如下： 圖4-1 基本R-S觸發(fā)器 (4-1)2. D 觸發(fā)器D 觸發(fā)器是由 RS 觸發(fā)器演變而成的。邏輯符號如圖 4-2 所示，其功能表見表4-1，由功能表可得Q n+1=D (4-2)常見的

29、 D 觸發(fā)器的型號很多，TTL 型的有 74LS74 (雙D )、74LS175 (四 D )、74LS174 (六 D )、74LS374 (八 D ) 等。CMOS 型的有 CD4013 (雙 D )、CD4042 (四 D ) 等。本實驗中采用維持-阻塞式雙 D 觸發(fā)器 74LS74，圖 4-3 所示分別為其引線排列圖，RD 和 SD 是異步置“0”端和異步置“1”端，D 為數(shù)據(jù)輸入端，Q 為輸出端，CP 為時鐘脈沖輸入端。3. JK 觸發(fā)器JK 觸發(fā)器邏輯功能較多，可用它構(gòu)成寄存器、計數(shù)器等。圖 4-4 所示是 JK 觸發(fā)器的邏輯符號。常見的 TTL 型雙 JK 觸發(fā)器有 74LS76

30、、74LS73（負沿觸發(fā)）、74LS112、 74LS109 等。CMOS 型的有 CD4027 等。圖 4-5 為雙 JK 觸發(fā)器 74LS73 的引腳排列圖。其中 J、K 是控制輸入端，Q 為輸出端，CP 為時鐘脈沖端。RD 和 SD 分別是異步置“0”端和異步置“1”端。當(dāng) RD=1，SD=0 時，無論 J、K 及 CP 為何值，輸出 Q 均為“1”；當(dāng) RD=0，當(dāng)SD=1時，此時不論 J、K 及 CP 之值如何，Q 的狀態(tài)均為“0”， 所以 RD，SD 用來將觸發(fā)器預(yù)置到特定的起始狀態(tài) ( “0” 或 “1” )。預(yù)置完成后 RD，SD 應(yīng)保持在高電平 (即“1”電平)，使 JK 觸

31、發(fā)器處于工作方式。當(dāng) RD=SD=1 時，觸發(fā)器的工作狀態(tài)如下：(1)當(dāng) JK=00 時，觸發(fā)器保持原狀態(tài)。(2)當(dāng) JK = 01 時，在 CP 脈沖的下降沿到來時，Q = 0，即觸發(fā)器置“0”。(3)當(dāng) JK = 10 時，在 CP 脈沖的下降沿到來時，Q = 1，觸發(fā)器置“1”。(4)當(dāng) JK=11 時，在 CP 脈沖的作用下，觸發(fā)器狀態(tài)翻轉(zhuǎn)。由上述關(guān)系可以得到 JK 觸發(fā)器的特征方程為：（4-3）4. T 觸發(fā)器T 觸發(fā)器可以看成是 JK 觸發(fā)器在 J = K 條件下的特例，它只有一個控制輸入端 T 。它的特性方程是： （4-4）四、實驗內(nèi)容及步驟1. 驗證基本 RS 觸發(fā)器的邏輯功能

32、按圖 4-1用 74LS00 組成基本 RS 觸發(fā)器，并在 Q 端和 Q 端接邏輯電平顯示端口，輸入端S 和 R分別接邏輯開關(guān)。接通 +5V 電源，按照表 4-2 的要求改變 S 和 R 的狀態(tài)，觀察輸出端的狀態(tài)，并將結(jié)果填入表 4-2。0 10 11 1 S R Q* Q=0 Q=1 1 1 0 1 1 0 0 0 0 1 1 12. 驗證 D 觸發(fā)器邏輯功能將 74LS74 的 RD、SD、D 連接到邏輯開關(guān)，CP 端接單次脈沖，Q 端和 Q 端分別接邏輯電平顯示端口，接通是電源，按照表 4-3 中的要求，改變 RD、SD、D 和 CP 的狀態(tài)。在 CP 從 0 到 1 跳變時，觀察輸出端

33、 Q n+1 的狀態(tài)，將測試結(jié)果填入表 4-3。0 01 10 01 11 11 1R S D CP Q*Q=0Q=101XX0010XX1111001110001110111111 3. 驗證 JK 觸發(fā)器邏輯功能將 74LS112 的 RD、SD、J 和 K 連接到邏輯開關(guān)，Q 和 Q 端分別接邏輯電平顯示端口，CP 接單次脈沖，接通電源，按照表4-4 中的要求，改變 RD、SD、J、K 和 CP的狀態(tài)。在 CP 從 1 到 0 跳變時，觀察輸出端Q n+1 的狀態(tài)，并將測試結(jié)果填入表 4-4。R S J K CPQ*Q=0Q=101XXX0010XXX111100011101001110

34、11111110五、實驗數(shù)據(jù)處理與分析 與非門基本RS觸發(fā)器邏輯功能如下：1）當(dāng) S=0，R=0時不確定2）當(dāng)S=1，R=0時置0。3）當(dāng)S=0，R=1時置1。4）當(dāng)S=1，R=1時保持。D觸發(fā)器的邏輯功能如下：1）當(dāng)CP=0時，即脈沖下降沿到來時，D觸發(fā)器有保持的功能。2）當(dāng)CP=1時，即脈沖的上升沿到來時，D觸發(fā)器Qn+1=D。JK觸發(fā)器的邏輯功能如下：1）當(dāng)CP=0時，保持；當(dāng)CP=1時，若J=K；保持；六、質(zhì)疑、建議、問題討論1. 總結(jié)異步置位、復(fù)位端的作用。RD：直接復(fù)位端或直接置“1”端。SD：直接置位端或直接置“0”端。2. 總結(jié) D 觸發(fā)器、JK 觸發(fā)器的狀態(tài)變化與時鐘的關(guān)系。

35、D觸發(fā)器中：當(dāng)CP=0時，不論輸入信號D 如何變化，基本觸發(fā)器輸入信號全為1，所以觸發(fā)器保持原狀態(tài)不變。當(dāng)時CP=1時，SD=D，RD=D，觸發(fā)器狀態(tài)將發(fā)生轉(zhuǎn)移。JK觸發(fā)器：當(dāng)CP=0時，不論輸入信號 如何變化，基本觸發(fā)器輸入端全為1，所以觸發(fā)器保持原狀態(tài)不變。 當(dāng)CP=1時，觸發(fā)器接收輸入激勵，發(fā)生狀態(tài)轉(zhuǎn)移。根據(jù)基本觸發(fā)器的狀態(tài)方程的：Q* =SD +RD Q =JQ+KQ由于SD +RD =(JQ)+KQ=1，因此對輸入信號沒有約束條件。 福建農(nóng)林大學(xué)計算機與信息學(xué)院信息工程類實驗報告系： 電子信息工程 專業(yè)： 電子信息工程 年級： 姓名： 學(xué)號：

36、實驗課程：數(shù)字邏輯實驗室號：_ 實驗設(shè)備號： 實驗時間： 指導(dǎo)教師簽字： 成績： 實驗5 集成計數(shù)器一、實驗?zāi)康?. 掌握由集成觸發(fā)器構(gòu)成的二進制計數(shù)電路的工作原理。2. 掌握中規(guī)模集成計數(shù)器的使用方法。3. 學(xué)習(xí)運用上述組件設(shè)計簡單計數(shù)器的技能。二、實驗儀器與器件1. 數(shù)字電路實驗箱1個2. 雙蹤示波器 1臺3. 集成電路： 集成計數(shù)器 74LS161 1片 與非門74LS001片 雙D觸發(fā)器 74LS74 2片三、實驗原理計數(shù)是最基本的邏輯運算，計數(shù)器不僅用來計算輸入脈沖的數(shù)目，而且還用作定時電路、分頻電路和實現(xiàn)數(shù)字運算等，因而它是一種十分重要的時序電路。計數(shù)器的種類很多。按計數(shù)的數(shù)制，可

37、分為二進制、十進制及任意進制。按工作方式可分為異步和同步計數(shù)器兩種。按計數(shù)的順序又可分為加法 (正向)、減法 (反向) 和加減 (可逆) 計數(shù)器。計數(shù)器通常從零開始計數(shù)，所以應(yīng)該具有清零功能。有些集成計數(shù)器還有置數(shù)功能，可以從任意數(shù)開始計數(shù)。1. 異步二進制加法計數(shù)器用 D 觸發(fā)器或 JK 觸發(fā)器可以構(gòu)成異步二進制加法計數(shù)器。圖 5-1 是用四個 D 觸發(fā)器構(gòu)成的二進制加法計數(shù)器。其中每個 D 觸發(fā)器作為二分頻器。在 RD 作用下計數(shù)器清“0”。當(dāng)?shù)谝粋€ CP 脈沖上升沿到來時，Q0 由“0”變成“1”，當(dāng)?shù)诙€ CP 脈沖到來后，Q0 由“1”變成“0”，這又使得 Q1 由 0 變成 1，依

38、次類推，實現(xiàn)二進制計數(shù)。2、4位二進制同步計數(shù)器74LS161該計數(shù)器能同步并行預(yù)置數(shù)據(jù)，具有清零置數(shù)，計數(shù)和保持功能，具有進位輸出端，可以串接計數(shù)器使用。它的管腳排列和邏輯功能表如圖5-2、表5-1所示。圖5-2 74LS161管腳排列圖表5-1 74LS161邏輯功能表四、實驗內(nèi)容及步驟1. 按圖5-1 利用兩片 74LS74 接成四位二進制計數(shù)器，輸出端接邏輯電平顯示端口，由時鐘端逐個輸入單次脈沖，觀察并記錄 Q3、Q2、Q1 和 Q0的輸出狀態(tài)，驗證二進制計數(shù)功能。從 CP 端輸入 1kHz 的連續(xù)脈沖（可用函數(shù)發(fā)生器產(chǎn)生），并用示波器觀察并記錄各級的波 Q0波形Q1波形Q2波形Q3波形2集成計數(shù)器74LS161功能驗證接線如圖5-3所示，輸入端D0D3分別接邏輯電平開關(guān)，LD、RD、EP、ET分別也接邏輯電平開關(guān)CLK接單脈沖輸出，輸出端Q0Q3及C端接五個LED電平顯示發(fā)光二極管。按表5-2所列輸入狀態(tài)觀察輸出結(jié)果，填入表中，分析是否與74LS161的功能表相符。圖5-2 74LS161功能驗證接線圖表5-2 74LS161在各輸入狀態(tài)下輸出控制輸入狀態(tài)數(shù)據(jù)輸入狀態(tài)輸出狀態(tài)CLKRDLDEPETD3D2D1D0Q3Q2Q1Q0×0×××××××000010&